ZHCUAN9C February 2013 – November 2023 TAS2505 , TAS2505-Q1
TAS2505 可通過多種選項為 DAC 部分以及接口和其他控制塊生成時鐘(如 所示)。DAC 的時鐘需要一個源參考時鐘。該時鐘可以在各種器件引腳上提供,如 MCLK、BCLK 或 GPIO 引腳。通過編程頁 0 寄存器 4 位 D1–D0 上的 CODEC_CLKIN 值,可以選擇編解碼器的源參考時鐘。然后,CODEC_CLKIN 可通過 中所示高度靈活的時鐘分頻器按規定路線發送,從而生成 DAC 和數字效果部分所需的各種時鐘。如果無法通過 MCLK、BCLK 或 GPIO 上的參考時鐘生成所需的音頻時鐘,TAS2505 還提供了使用片上 PLL(支持各種分數倍乘值)來生成所需時鐘的選項。從 CODEC_CLKIN 開始,TAS2505 提供了多個可編程時鐘分頻器,可以為數字效果部分的 DAC 和時鐘實現各種采樣率。
圖 3-8 時鐘分配樹
| 分頻器 | 位 |
|---|---|
| NDAC | 頁 0,寄存器 11,位 D6–D0 |
| MDAC | 頁 0,寄存器 12,位 D6–D0 |
| DOSR | 頁 0,寄存器 13,位 D1–D0 和頁 0,寄存器 14,位 D7–D0 |
DAC 調制器由 DAC_MOD_CLK 計時。為了使 DAC 通道正確上電運行,必須通過配置 NDAC 和 MDAC 時鐘分頻器(頁 0,寄存器 11,位 D7 = 1 和頁 0,寄存器 12,位 D7 = 1)來啟用這些時鐘。當 DAC 通道斷電時,器件會在內部啟動一個斷電序列以確保正確關斷。在此關斷序列期間,NDAC 和 MDAC 分頻器不得斷電,否則可能無法正常實現低功耗關斷。用戶可以讀回頁 0 寄存器 37 位 D7 和頁 0 寄存器 37 位 D3 處的電源狀態標志。當兩個標志都指示斷電時,可以將 MDAC 分頻器斷電,然后將 NDAC 分頻器斷電。
通常,為確保正常運行,只有在子時鐘分頻器斷電后,才應將所有根時鐘分頻器斷電。
TAS2505 還有一些選項,可以將一些內部時鐘路由到 GPIO 輸出引腳,從而在系統中用做通用時鐘。此功能如圖 3-10 中所示。
圖 3-9 BCLK 輸出選項在 TAS2505 配置為驅動 BCLK 引腳(頁 0,寄存器 27,位 D3 = 1)的模式下,該引腳可產生 BDIV_CLKIN 的一個分頻值。該分頻值可以在頁 0 寄存器 30 位 D6-D0 中編程,范圍從 1 到 128(請參閱圖 3-9)。通過在頁 0 寄存器 29 位 D1-D0 中配置 BDIV_CLKIN 多路復用器,BDIV_CLKIN 可自行配置為 DAC_CLK(DAC DSP 時鐘)或 DAC_MOD_CLK。此外,可以在 GPIO 上驅動通用時鐘。
該時鐘可以是 CDIV_CLKIN 的分頻版本。通過寫入頁 0 寄存器 26 位 D6–D0,可以將該時鐘分頻器的值編程為 1 到 128 之間的值。CDIV_CLKIN 可自行編程為圖 3-10 中所示列表中的一個時鐘。這可以通過在頁 0 寄存器 25 位 D2-D0 中對多路復用器進行編程來控制。
圖 3-10 通用時鐘輸出選項| 時鐘 | DVDD ≥ 1.65V |
|---|---|
| CODEC_CLKIN | ≤ 110MHz |
| DAC_CLK | ≤ 49.152MHz |
| DAC_MOD_CLK | 6.758MHz |
| DAC_fS | 0.192MHz |
| BDIV_CLKIN | 55MHz |
| CDIV_CLKIN | M 為奇數時 100MHz M 為偶數時 110MHz |