3 測試結果與討論

圖 3-1 展示了 1S0P 近似布局下，TPS745（WSON 封裝）的最高環境溫度與功率耗散間的關系。趨勢線的斜率表明 θ_JA 為 169.2 C/W。所收集數據的范圍和線性度支持方程式 2 中所述的 LDO 功率耗散與最高工作環境溫度之間的預期關系。

圖 3-1 TPS745 (WSON) 1S0P 近似布局測試結果

所有封裝與布局的同類數據可參見AppendixB。圖 3-2 和圖 3-3 分別給出了 TPS745 (WSON) 和 TPS7B82-Q1 (TO-252) 的 θ_JA 實測值。在全部五種布局下，這兩款封裝的熱性能呈現出相似趨勢。盡管僅連接的銅面積為 0.07in²，但內部斷開的布局仍可將 θ_JA 降低近 50%，這表明，即使內層銅箔未直接與 LDO 相連，在內部層增加銅箔也能顯著提升熱性能。剩下的布局中，隨著銅用量和散熱過孔數量逐漸增加，θ_JA 會持續下降但降幅漸小，最終最大降幅略超 70%。基于所采集的數據，高效熱布局對于 WSON 與 TO-252 封裝至關重要。如果布局熱效率低下，θ_JA 會顯著高于數據手冊規定值，進而導致熱性能計算更為復雜、最高工作環境溫度降低，并可能導致器件壽命與可靠性下降。

圖 3-2 TPS745 (WSON) θ_JA 與電路板布局間的關系

圖 3-3 TPS7B82-Q1 (TO-252) θ_JA 與電路板布局間的關系

圖 3-4 顯示了 TLV755P (SOT-23) 的 θ_JA 實測值。SOT-23 封裝的 θ_JA 存在差異，原因是該封裝無散熱焊盤。JEDEC 標準不允許在高 K 熱測試板上為沒有散熱焊盤的封裝添加散熱過孔。少量熱量能夠消散到內層和底層，因此 1S0P 近似布局與 JEDEC 高 K 測試板的熱模型（數據手冊規格即源于此模型）之間的性能非常相似。為避免多種不同布局呈現完全一致的性能，器件下方的內部斷開布局中增設了一個散熱過孔，用于連接頂層接地走線與底層接地平面。相比之下，JEDEC 高 K 近似布局具有相似的性能，它有兩個過孔，將頂部接地走線連接到內部層。盡管 JEDEC 高 K 近似布局中增加了銅箔，但額外增加一個散熱過孔所帶來的熱傳導能力提升有限，不足以使 θ_JA 獲得顯著改善。

與 JEDEC 高 K 近似板相比，熱增強型和熱飽和型板的 θ_JA 減少了約 33%，明顯大于 TPS745 和 TPS7B82-Q1 在相同對比條件下的降幅。這是因為 SOT-23 封裝中沒有散熱焊盤。熱增強型和熱飽和型布局是唯一在頂層包含銅平面的布局。該封裝因無散熱焊盤，大部分熱量需通過頂層散發。因此，在頂層設置銅平面的散熱效果更為顯著。此外，熱增強型封裝和熱飽和封裝中增設的散熱過孔，是熱量傳導至內層與底層的唯一途徑。相比之下，TPS745 和 TPS7B82-Q1 的布局在散熱焊盤正下方已設有散熱過孔，因此額外增加散熱過孔的效果會有所減弱。

圖 3-4 TLV755P (SOT-23) θ_JA 與電路板布局間的關系

圖 3-5 比較了 PCB 布局與封裝類型的有效性。有效性以 θ_JA 的降低百分比來衡量。由方程式 3 的計算結果可知，根據封裝類型的不同，高效熱布局可使數據手冊中規定的 θ_JA 降低 32% 至 55%。數據表中規定的 θ_JA 可用于對 LDO 的結溫升高值進行保守估算。但參考方程式 2 可知，使用高效散熱的布局后，結溫的實際升高值可降低 32% 至 55%。考慮到這一改善效果，設計時可選擇更高的工作環境溫度、更高的功耗水平或二者的某種組合。通過方程式 4 與 1S0P 近似布局進行比較，可以看出采用高效散熱型布局的重要性。與這種最差情況布局相比，高效熱布局的實測 θ_JA 降至前者的 1/4。

方程式 3.

方程式 4.

圖 3-5 各器件的 θ_JA 降低情況

圖 3-6 使用方程式 5 對圖 3-2、圖 3-3 和圖 3-4 中的結果相對于數據手冊規格進行了歸一化處理。

方程式 5.

該圖匯總了三種封裝的采集數據，以闡明本研究的重要結論。首先，PCB 銅含量與 θ_JA 之間呈反比關系，且隨著銅含量增加，這種反比關系會逐漸趨于飽和。無論采用何種封裝，均可觀察到這一關系。如 1S0P 近似布局與內部斷開布局之間的顯著下降所示，這表明銅箔無需與 LDO 直接連接，即可改善熱性能。在器件周圍增設散熱過孔可為 LDO 產生的熱量提供更多傳導至內層與底層的路徑，從而同樣能改善熱性能。對于 SOT-23 這類無專用散熱焊盤的封裝，此類散熱過孔尤為重要。然而，從熱增強型布局和熱飽和型布局之間改善幅度極小可看出，額外散熱過孔對 θ_JA 的改善會趨于飽和。

圖 3-6 每個器件的歸一化 θ_JA 與電路板布局間的關系