1 引言

ESD 事件通常通過用戶接口（如電纜連接）或人工輸入設備（如鍵盤上的某個按鍵）迫使電流 I_ESD （參閱 圖 1-1）迅速進入系統。使用 TVS 保護系統免受 ESD 影響，取決于 TVS 能否將 I_ESD 分流到地。要優化 PCB 布局實現 ESD 抑制，很大程度上需要設計出阻抗盡可能小的 I_ESD 接地路徑。在 ESD 事件中，提供給受保護集成電路（受保護 IC）的電壓 V_ESD 是 I_ESD 和在其上的電路阻抗的函數。因為設計人員無法控制 I_ESD，所以降低對地阻抗是將 V_ESD 最小化的主要方法。

降低阻抗需要解決一些難題。主要問題在于，阻抗不能為零，否則受保護的信號線路就會對地短路。為了能夠在實際中應用電路，受保護的線路需要能夠保持一定的電壓，通常具有高對地阻抗。這就是 TVS 適用的原因。降低阻抗需要解決一些難題。主要問題在于，阻抗不能為零，否則受保護的信號線路就會對地短路。為了能夠在實際中應用電路，受保護的線路需要能夠保持一定的電壓，通常具有高對地阻抗。這就是 TVS 適用的原因

TVS 是一個二極管陣列（參閱圖 1-2 查看典型示例），其排列對電路中正常存在的電壓有極高的阻抗，但如果電壓超過設計范圍，在 I_ESD 損壞受保護的系統之前，TVS 二極管將擊穿并將 I_ESD 分流到地。因此，系統設計人員需要降低針對 I_ESD 從 ESD 源經 TVS 至地的阻抗。

提供給 I_ESD 的阻抗是 TVS 的固有阻抗（在 TVS 二極管陣列和封裝中）以及 ESD 源與 TVS 接地之間的 PCB 布局的函數。TVS 通常設計成在其整體設計限制允許的范圍內為 I_ESD 提供盡可能低的接地阻抗。選擇適當的 TVS 后，降低 PCB 布局上 ESD 源與 TVS 接地之間的阻抗是設計中的一個關鍵階段。

快速變化的 I_ESD 產生的另一個問題是，其關聯的快速變化的電磁場 (EM) 會導致干擾 (EMI) 耦合到 PCB 的其他電路上，在 ESD 源和 TVS 之間的區域尤其如此。一旦 TVS 將 I_ESD 分流到地，TVS 與受保護 IC 之間的布線應該相對而言不受 EMI 的影響。因此，在 ESD 源與 TVS 之間，未受保護的電路不應與 ESD 保護電路的布線相鄰。為了將 EMI 輻射降至最低，理想情況下，ESD 源與 TVS 之間的電路布線不應有超過 45° 的拐角，或是具有大半徑的曲線。

在如今的 PCB 布局中，布板空間非常寶貴。IC，包括 TVS，都必須設計得非常緊湊。另外，IC 在 PCB 上的放置密度也在不斷地增加。多層 PCB 電路板和布線很大程度上依賴過孔來盡可能提高密度，從而減小系統尺寸，同時增加系統的特性設置。這種 PCB 架構（特別是與層交換和過孔相關）在通過 TVS 將 I_ESD 分流到地的過程中發揮著重要作用。使用過孔將電路布線到 TVS 的方式可能會在受保護 IC 上產生巨大的 V_ESD 電壓差。通常，在 ESD 源和 TVS 之間放置過孔有不利影響，但在某些情況下，設計人員不得不出此下策。即便在上述情況下，如果處理得當，仍然可以在受保護 IC 上盡可能降低 V_ESD。

接地方案對于防止 ESD 非常關鍵。對 TVS 使用機箱接地（不同于電感實現的數字和/或模擬接地），可以很好地避免 ESD 相關失效。然而，在多個接地平面上布線高速電路時，這會帶來很大的挑戰。因此，許多設計對受保護電路使用公共接地。接地平面對于 TVS 成功消耗 I_ESD 卻不增加 V_ESD 必不可少。地面接地機箱的電氣連接，如用于機箱螺絲的 PCB 接地通孔，直接臨近 TVS 接地和 ESD 源的接地（例如，連接器屏蔽層），為受保護 IC 處的接地偏移保持在最低限度提供了合理的方法。如果系統無法利用機箱地面接地，緊密耦合的多層接地平面可幫助將受保護 IC 處的接地漂移保持在最低限度。

總結這些參數，成功地保護系統免受 ESD 影響的因素包含：

• 控制 TVS 周圍的阻抗，以消耗 ESD 電流 I_ESD
• 限制 EMI 對未受保護的電路的影響
• 正確使用過孔以將 TVS 消耗的 ESD 最大化
• 為 TVS 設計阻抗極低的接地方案