ZHCSOY9 december 2021 UCC28781
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 Revision History
- 5 Pin Configuration and Functions
- 6 Specifications
-
7 Detailed Description
- 7.1 Overview
- 7.2 Functional Block Diagram
- 7.3
Detailed Pin Description
- 7.3.1 BUR Pin (Programmable Burst Mode)
- 7.3.2 FB Pin (Feedback Pin)
- 7.3.3 REF Pin (Internal 5-V Bias)
- 7.3.4 VDD Pin (Device Bias Supply)
- 7.3.5 P13 and SWS Pins
- 7.3.6 S13 Pin
- 7.3.7 IPC Pin (Intelligent Power Control Pin)
- 7.3.8 RUN Pin (Driver and Bias Source for Isolator)
- 7.3.9 PWMH and AGND Pins
- 7.3.10 PWML and PGND Pins
- 7.3.11 SET Pin
- 7.3.12 RTZ Pin (Sets Delay for Transition Time to Zero)
- 7.3.13 RDM Pin (Sets Synthesized Demagnetization Time for ZVS Tuning)
- 7.3.14 XCD Pin
- 7.3.15 CS, VS, and FLT Pins
- 7.4
Device Functional Modes
- 7.4.1 Adaptive ZVS Control with Auto-Tuning
- 7.4.2 Dead-Time Optimization
- 7.4.3 EMI Dither and Dither Fading Function
- 7.4.4 Control Law Across Entire Load Range
- 7.4.5 Adaptive Amplitude Modulation (AAM)
- 7.4.6 Adaptive Burst Mode (ABM)
- 7.4.7 Low Power Mode (LPM)
- 7.4.8 First Standby Power Mode (SBP1)
- 7.4.9 Second Standby Power Mode (SBP2)
- 7.4.10 Startup Sequence
- 7.4.11 Survival Mode of VDD (INT_STOP)
- 7.4.12
System Fault Protections
- 7.4.12.1 Brown-In and Brown-Out
- 7.4.12.2 Output Over-Voltage Protection (OVP)
- 7.4.12.3 輸入過壓保護 (IOVP)
- 7.4.12.4 FLT 引腳上的過熱保護 (OTP)
- 7.4.12.5 CS 引腳上的過熱保護 (OTP)
- 7.4.12.6 可編程過功率保護 (OPP)
- 7.4.12.7 峰值功率限制 (PPL)
- 7.4.12.8 輸出短路保護 (SCP)
- 7.4.12.9 過流保護 (OCP)
- 7.4.12.10 External Shutdown
- 7.4.12.11 Internal Thermal Shutdown
- 7.4.13 Pin Open/Short Protections
-
8 Application and Implementation
- 8.1 Application Information
- 8.2
Typical Application Circuit
- 8.2.1 Design Requirements for a 60-W, 15-V ZVSF Bias Supply Application with a DC Input
- 8.2.2 Detailed Design Procedure
- 8.2.3 Application Curves
- 9 Power Supply Recommendations
- 10Layout
- 11Device and Documentation Support
- 12Mechanical, Packaging, and Orderable Information
7.4.12.6 可編程過功率保護 (OPP)
過功率保護 (OPP) 允許在有限的時間內和過功率條件下運行，因此 UCC28781 能夠支持具有臨時峰值功率要求的功率級設計。如下圖所示（IVSL 上的 VCST OPP 曲線），當 VCST 高于 OPP 曲線的閾值電壓 (VCST(OPP)) 時，將啟動 160ms 計時器。如果 VCST 持續高于 VCST(OPP) 長達 160ms，則 1.5s 計時器啟動，控制器保持故障狀態而無需切換。較長的恢復時間可降低持續過功率事件期間的平均電流。系統優勢包括降低高密度適配器中的熱應力以及保護其輸出電纜。
OPP 功能使用 IVSL 作為線路前饋信號，根據 VBULK 來改變 VCST(OPP)，以便使 OPP 觸發點在寬線路電壓范圍內保持恒定。UCC28781 能夠通過 CS 引腳和電流檢測電阻器 (RCS) 之間連接的電阻器 (ROPP) 在 CS 引腳上添加線路補償失調電壓，從而實現 OPP 曲線的可編程性。從 CS 引腳流出的內部電流源會在 ROPP 上產生失調電壓。該電流電平等于 IVSL 除以 KLC 的恒定增益。隨著 ROPP 的增加，OPP 觸發點在高壓線路上變得更低，因此允許較低的峰值磁化電流持續運行。
OPP 功能使用 VVS 作為輸出電壓前饋信號，將依賴于線路的 VCST(OPP) 曲線修改為兩個不同的集，從而使 OPP 觸發點在寬輸出電壓范圍內更加一致。VVS 高于 2.5V 時的較高 OPP 閾值包含兩個分段線性區域，而 VVS 低于 2.4V 時的較低 OPP 閾值包含一個分段線性區域。
OPP 曲線的最高閾值 (VCST(OPP1)) 為 0.6V，有助于確定 VBULK(MIN) 時的 RCS 值。
- 其中 PO(OPP) 是觸發 OPP 的輸出功率
- tD(CST) 是峰值電流環路中所有延遲的總和，會導致額外的峰值電流過沖
tD(CST) 包括低側驅動器的傳播延遲、電流檢測濾波器延遲 (ROPP x CCS)、內部 CS 比較器延遲 (tD(CS)) 和 QL 的非線性電容延遲。確定 RCS 后，可以調整 ROPP，在最高線保持類似的 OPP 點。請注意，如果所設置 OPP 觸發點與全功率差距過大，可能會給散熱設計帶來更多挑戰，因為只要相應的峰值電流略小于 OPP 閾值，轉換器就會以更大的功率持續運行。
圖 7-43 IVSL 上的 VCST OPP 曲線
圖 7-44 OPP 時序圖