ZHCSOY9 december 2021 UCC28781
PRODUCTION DATA
當施加輸出短路時,峰值電流達到 PPL 限制并觸發 160ms OPP 故障計時器,UCC28781A 除外。在此事件期間,由于輔助繞組電壓接近 0V,VDD 電源將會丟失。如果沒有額外的短路檢測,當 VVDD 在 160ms 超時之前達到 VVDD(OFF) 時,不會觸發 OPP 故障的 1.5s 恢復時間,而只會執行 UVLO 循環。為了糾正這種情況,當 VVDD 達到 VVDD(OFF) 時,UCC28781 會確認兩個附加參數來識別輸出端的短路事件,并觸發故障響應而無需等待 160ms 超時。具體而言,當 VVDD 達到 VVDD(OFF) 時,如果 VCST 大于 OPP 閾值 (VCST(OPP)) 或 VS 引腳電壓低于 0.5V,則會啟動 1.5s 恢復延遲來實現自動恢復。借助這一額外智能功能,可大大降低持續短路事件期間的平均負載電流,也可降低電源的熱應力。