ZHCSPU2H December 2022 – October 2024 UCC21551-Q1
PRODMIX
請參考 PDF 數據表獲取器件具體的封裝圖。
當非理想 PCB 布局和較長的封裝引線(例如 TO-220 和 TO-247 型封裝)引入寄生電感時,功率晶體管的柵極源驅動電壓在高 di/dt 和 dv/dt 開關期間可能會出現振鈴。如果振鈴超過閾值電壓,就有意外導通甚至發生擊穿的風險。在柵極驅動上施加負偏置是一種可以將振玲保持在閾值以下的常用方法。下面是實現負柵極驅動偏置的幾個例子。
圖 8-2 展示了通過在隔離式電源輸出級使用齊納二極管來在通道 A 驅動器上生成負偏置關斷的第一個例子。負偏置由齊納二極管電壓設置。如果隔離式電源 VA 等于 25 V,則關斷電壓為 –5.1V,導通電壓為 25 V – 5.1V ≈ 20 V。通道 B 驅動器電路與通道 A 的相同,因此該配置需要兩個用于半橋配置的電源,并且 RZ 上存在穩態功耗。
圖 8-2 利用 ISO 偏置電源輸出上的齊納二極管生成負偏置圖 8-3 展示了采用兩個電源(或單輸入雙輸出電源)的另一個例子。電源 VA+ 決定正驅動輸出電壓,而 VA– 決定負關斷電壓。通道 B 的配置與通道 A 的相同。此解決方案所需的電源數量要比第一個例子中的多,不過它在設置正負電源軌電壓時提供了更大的靈活性。
圖 8-3 利用兩個 LSO 偏置電源生成負偏置如圖 8-4 所示,最后一個例子是單電源配置,并通過柵極驅動環路中的齊納二極管來生成負偏置。此解決方案的優勢是只使用一個電源,并且自舉電源可用于高側驅動。在這三種解決方案中,此設計的成本最低,所需設計工作量也最少。不過,此解決方案有以下局限性:
圖 8-4 使用單電源和柵極驅動路徑上的齊納二極管產生負偏置