ZHCSPL7A December 2023 – January 2025 TAC5212
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 器件比較表
- 5 引腳配置和功能
-
6 規(guī)格
- 6.1 絕對最大額定值
- 6.2 ESD 等級
- 6.3 建議運(yùn)行條件
- 6.4 熱性能信息
- 6.5 電氣特性
- 6.6 時(shí)序要求：I2C 接口
- 6.7 開關(guān)特性：I2C 接口
- 6.8 時(shí)序要求：SPI 接口
- 6.9 開關(guān)特性：SPI 接口
- 6.10 時(shí)序要求：TDM、I2S 或 LJ 接口
- 6.11 開關(guān)特性：TDM、I2S 或 LJ 接口
- 6.12 時(shí)序要求：PDM 數(shù)字麥克風(fēng)接口
- 6.13 開關(guān)特性：PDM 數(shù)字麥克風(fēng)接口
- 6.14 時(shí)序圖
- 6.15 典型特性
-
7 詳細(xì)說明
- 7.1 概述
- 7.2 功能方框圖
- 7.3
特性說明
- 7.3.1 串行接口
- 7.3.2 鎖相環(huán) (PLL) 和時(shí)鐘生成
- 7.3.3 輸入通道配置
- 7.3.4 輸出通道配置
- 7.3.5 基準(zhǔn)電壓
- 7.3.6 可編程麥克風(fēng)偏置
- 7.3.7 數(shù)字 PDM 麥克風(fēng)錄音通道
- 7.3.8 增量 ADC (IADC) 模式
- 7.3.9
信號鏈處理
- 7.3.9.1
ADC 信號鏈
- 7.3.9.1.1 6 至 4 輸入選擇多路復(fù)用器 (6:4 MUX)
- 7.3.9.1.2 可編程通道增益和數(shù)字音量控制
- 7.3.9.1.3 可編程通道增益校準(zhǔn)
- 7.3.9.1.4 可編程通道相位校準(zhǔn)
- 7.3.9.1.5 可編程數(shù)字高通濾波器
- 7.3.9.1.6 可編程數(shù)字雙二階濾波器
- 7.3.9.1.7 可編程通道加法器和數(shù)字混頻器
- 7.3.9.1.8 可配置數(shù)字抽取濾波器
- 7.3.9.1.9 自動(dòng)增益控制器 (AGC)
- 7.3.9.1.10 語音活動(dòng)檢測 (VAD)
- 7.3.9.1.11 超聲波活動(dòng)檢測 (UAD)
- 7.3.9.2
DAC 信號鏈
- 7.3.9.2.1 可編程通道增益和數(shù)字音量控制
- 7.3.9.2.2 可編程通道增益校準(zhǔn)
- 7.3.9.2.3 可編程數(shù)字高通濾波器
- 7.3.9.2.4 可編程數(shù)字雙二階濾波器
- 7.3.9.2.5 可編程數(shù)字混頻器
- 7.3.9.2.6
可配置數(shù)字內(nèi)插濾波器
- 7.3.9.2.6.1
線性相位濾波器
- 7.3.9.2.6.1.1 采樣速率：8kHz 或 7.35kHz
- 7.3.9.2.6.1.2 采樣速率：16kHz 或 14.7kHz
- 7.3.9.2.6.1.3 采樣速率：24kHz 或 22.05kHz
- 7.3.9.2.6.1.4 采樣速率：32kHz 或 29.4kHz
- 7.3.9.2.6.1.5 采樣速率：48kHz 或 44.1kHz
- 7.3.9.2.6.1.6 采樣速率：96kHz 或 88.2kHz
- 7.3.9.2.6.1.7 采樣速率：192kHz 或 176.4kHz
- 7.3.9.2.6.1.8 采樣速率：384kHz 或 352.8kHz
- 7.3.9.2.6.1.9 采樣速率：768kHz 至 705.6kHz
- 7.3.9.2.6.2 低延遲濾波器
- 7.3.9.2.6.3 超低延遲濾波器
- 7.3.9.2.6.1
線性相位濾波器
- 7.3.9.1
ADC 信號鏈
- 7.3.10 中斷、狀態(tài)和數(shù)字 I/O 引腳多路復(fù)用
- 7.3.11 Power Tune 模式
- 7.4 器件功能模式
- 7.5 編程
-
8 寄存器映射
- 8.1 器件配置寄存器
- 8.2
可編程系數(shù)寄存器
- 8.2.1 可編程系數(shù)寄存器：頁面 8
- 8.2.2 可編程系數(shù)寄存器：頁面 9
- 8.2.3 可編程系數(shù)寄存器：頁面 10
- 8.2.4 可編程系數(shù)寄存器：頁面 11
- 8.2.5 可編程系數(shù)寄存器：頁面 15
- 8.2.6 可編程系數(shù)寄存器：頁面 16
- 8.2.7 可編程系數(shù)寄存器：頁面 17
- 8.2.8 可編程系數(shù)寄存器：頁面 18
- 8.2.9 可編程系數(shù)寄存器：頁面 19
- 8.2.10 可編程系數(shù)寄存器：頁面 25
- 8.2.11 可編程系數(shù)寄存器：頁面 26
- 8.2.12 可編程系數(shù)寄存器：頁面 27
- 8.2.13 可編程系數(shù)寄存器：頁面 28
- 9 應(yīng)用和實(shí)施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機(jī)械、封裝和可訂購信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
訂購信息
7.3.3 輸入通道配置
TAC5212 包含兩對模擬輸入引腳（INxP 和 INxM），這些引腳可以配置為差分輸入或單端輸入，用于錄音通道。該器件支持使用高性能多通道 ADC 同時(shí)對多達(dá)兩個(gè)模擬通道進(jìn)行錄音。模擬引腳的輸入源可以來自駐極體電容式模擬麥克風(fēng)、微機(jī)電系統(tǒng) (MEMS) 模擬麥克風(fēng)，或來自系統(tǒng)板的線路輸入（輔助輸入）。模擬輸入支持差分輸入、單端輸入（兩個(gè)引腳和一個(gè)引腳），具有交流和直流耦合選項(xiàng)。表 7-13 展示了錄音通道 1 的輸入源選擇。
| P0_R80_D[7:6]：ADC_CH1_INSRC[1:0] | 輸入通道 1 錄音源選擇 |
|---|---|
| 00（默認(rèn)值） | 使用 IN1P 和 IN1M 的通道 1 的模擬差分輸入 |
| 01 | 使用 IN1P 和 IN1M 的通道 1 的模擬單端輸入（一個(gè)輸入引腳上有信號，另一個(gè)引腳接地） |
| 10 | IN1P 上的模擬單端輸入 |
| 11 | IN1M 上的模擬單端輸入 |
通常，語音或音頻信號輸入通過電容耦合（交流耦合）連接到器件。對于差分輸入，器件輸入端的共模變化限制為小于 100mVpp，以實(shí)現(xiàn)出色性能。然而，對于無法避免大共模波動(dòng)或需要節(jié)省電路板空間的應(yīng)用，該器件還支持提高共模容差和直流耦合輸入的選項(xiàng)。可以通過在 ADC_CH1_CM_TOL (P0_R80_D[3:2]) 和 ADC_CH2_CM_TOL(P0_R85_D[3:2]) 寄存器位中設(shè)置輸入共模容差，為每個(gè)通道單獨(dú)完成這一配置。表 7-10 展示了通道 1 的這些選項(xiàng)。設(shè)置較高的共模容差可提高 CMRR 性能，代價(jià)是噪聲性能降低幾分貝。
| P0_R80_D[3:2]：ADC_CH1_CM_TOL[1:0] | 通道 1 輸入共模容差 |
|---|---|
| 00（默認(rèn)值） | 具有共模變化容差的交流耦合輸入，單端配置支持 50mVpp，差分配置 100mVpp |
| 01 | 具有共模變化容差的交流耦合/直流耦合輸入，單端配置支持 500mVpp，差分配置支持 1Vpp |
| 10 | 具有共模變化容差的交流耦合/直流耦合輸入，支持軌到軌（電源至地）（高 CMRR 容差模式） |
| 11 | 保留（不使用此設(shè)置） |
| P0_R80_D[3:2]：ADC_CH1_CM_TOL[1:0] | 輸入通道 1 共模容差 |
|---|---|
| 00（默認(rèn)值） | 具有共模變化容差的交流耦合輸入，單端配置支持 50mVpp，差分配置支持 100mVpp |
| 01 | 具有共模變化容差的交流耦合/直流耦合輸入，單端配置支持 500mVpp，差分配置支持 1Vpp |
| 10 | 具有共模變化容差的交流耦合/直流耦合輸入，支持軌到軌（電源至地）（高 CMRR 容差模式） |
| 11 | 保留 |
圖 7-15 差分交流耦合輸入連接（ADC_CHx_INSRC 設(shè)置為 2'b00、ADC_CHx_CM_TOL 設(shè)置為 2'b00 或 2'b01 或 2'10）
圖 7-17 單端交流耦合輸入連接（ADC_CHx_INSRC 設(shè)置為 2'b01、ADC_CHx_CM_TOL 設(shè)置為 2'b00 或 2'b01 或 2'10）
圖 7-19 INxP 交流耦合輸入連接上的單端多路復(fù)用器（ADC_CHx_INSRC 設(shè)置為 2'b10、ADC_CHx_CM_TOL 設(shè)置為 2'b00 或 2'b01 或 2'10）
圖 7-16 差分直流耦合輸入連接（ADC_CHx_INSRC 設(shè)置為 2'b00、ADC_CHx_CM_TOL 設(shè)置為 2'b01 或 2'10）
圖 7-18 單端直流耦合輸入連接（ADC_CHx_INSRC 設(shè)置為 2'b01、ADC_CHx_CM_TOL 設(shè)置為 2'b01 或 2'10）
圖 7-20 INxP 直流耦合輸入連接上的單端多路復(fù)用器（ADC_CHx_INSRC 設(shè)置為 2'b10、ADC_CHx_CM_TOL 設(shè)置為 2'b01 或 2'10）借助該器件，還可以根據(jù)輸入源阻抗靈活地從 5kΩ（默認(rèn)值）、10kΩ 和 40kΩ 中選擇 INxP 或 INxM 上的典型輸入阻抗。所選輸入阻抗值可能存在 ±20% 的變化。當(dāng)輸入阻抗較高時(shí)，對應(yīng)的噪聲會(huì)稍高或動(dòng)態(tài)范圍較低。表 7-12 列出了錄音通道輸入阻抗的配置寄存器設(shè)置。
| P0_R80_D[5:4]：ADC_CH1_IMP[1:0] | 通道 1 輸入阻抗選擇 |
|---|---|
| 00（默認(rèn)值） | INxP 或 INxM 上的通道 1 輸入阻抗典型值為 5k? |
| 01 | INxP 或 INxM 上的通道 1 輸入阻抗典型值為 10k? |
| 10 | INxP 或 INxM 上的通道 1 輸入阻抗典型值為 40k? |
| 11 | 保留（不使用此設(shè)置） |
同樣，可以使用 ADC_CH2_IMP[1:0] (P0_R85_D[5:4]) 配置輸入通道 2 的輸入阻抗選擇設(shè)置。
當(dāng) ADC 輸入配置為單端多路復(fù)用器（ADC_CHx_INSRC = 2'b10 或 2'b11）時(shí)，不支持 5 kΩ 的輸入阻抗設(shè)置，在高擺幅模式下也不支持 (節(jié) 7.3.5)。
在交流耦合模式下，選擇的耦合電容值必須確保由耦合電容器和輸入阻抗形成的高通濾波器不影響信號內(nèi)容。該耦合電容器必須在上電時(shí)充電至共模電壓，然后才能開始進(jìn)行正確錄音。為了實(shí)現(xiàn)快速充電，該器件提供了可加快耦合電容器充電速度的模式。快速充電時(shí)序的默認(rèn)值是針對耦合電容器高達(dá) 1μF 進(jìn)行設(shè)置的。但是，如果系統(tǒng)中使用容值更大的電容器，則可以通過使用 INCAP_QCHG (P0_R5_D[7:6]) 寄存器位來增加快速充電時(shí)序。為了獲得低失真性能，請使用低電壓系數(shù)電容器進(jìn)行交流耦合。