ZHCSU62B December 2023 – July 2025 PCM3140-Q1
PRODUCTION DATA
通用 SPI 協(xié)議支持在主機(jī)處理器(控制器)與外圍器件(目標(biāo)器件)之間進(jìn)行全雙工、同步、串行通信。SPI 控制器(本例中為主機(jī)處理器)生成同步時鐘(驅(qū)動至 SCLK),并通過將目標(biāo)選擇引腳 SSZ 從高電平轉(zhuǎn)換為低電平來啟動傳輸。SPI 目標(biāo)器件(如 PCM3140-Q1)依賴控制器來啟動和同步傳輸。傳輸由 SPI 控制器啟動開始。來自 SPI 控制器的字節(jié)在控制器串行時鐘(驅(qū)動至 SCLK)的控制下,開始移入目標(biāo)器件 MOSI 引腳。當(dāng)字節(jié)移入 MOSI 引腳時,一個字節(jié)從 MISO 引腳移出到控制器移位寄存器。
PCM3140-Q1 支持標(biāo)準(zhǔn) SPI 控制協(xié)議,其時鐘極性設(shè)置為 0(典型微處理器 SPI 控制位 CPOL = 0),時鐘相位設(shè)置為 1(典型微處理器 SPI 控制位 CPHA = 1)。SSZ 引腳可在兩次傳輸之間保持低電平;但是該器件只會將 SSZ 下降沿之后傳輸?shù)那鞍宋划?dāng)作命令字節(jié),接下來的八位僅在寫入寄存器時當(dāng)作數(shù)據(jù)字節(jié)。該器件完全由寄存器控制。從這些寄存器讀取數(shù)據(jù)和向其中寫入數(shù)據(jù)之前,先向 MOSI 引腳發(fā)送一個 8 位命令。表 7-50 展示了該命令結(jié)構(gòu)。前七位指定寫入或讀取的寄存器地址,范圍為 0 至 127(十進(jìn)制)。命令字以 R/W 位結(jié)尾,該位指定串行總線上的數(shù)據(jù)流方向。
在寄存器寫入的情況下,將 R/W 位設(shè)置為 0。第二個數(shù)據(jù)字節(jié)發(fā)送到 MOSI 引腳,并包含要寫入寄存器的數(shù)據(jù)。寄存器讀取以類似方式完成。8 位命令字發(fā)送 7 位寄存器地址,后跟 R/W 位等于 1,表示正在進(jìn)行寄存器讀取。然后,在該幀接下來的八個 SCLK 時鐘期間,8 位寄存器數(shù)據(jù)在時鐘沿從該器件上的 MISO 引腳輸出。在 SSZ 引腳被拉高之前,該器件支持針對多字節(jié)數(shù)據(jù)寫入/讀取傳輸?shù)捻樞?SPI 尋址。多字節(jié)數(shù)據(jù)寫入或讀取傳輸分別與單字節(jié)數(shù)據(jù)寫入或讀取傳輸完全相同,直到所有數(shù)據(jù)字節(jié)傳輸完成。主機(jī)器件必須在所有數(shù)據(jù)字節(jié)傳輸期間將 SSZ 引腳保持為低電平。圖 7-71 展示了單字節(jié)寫入傳輸,而圖 7-72 展示了單字節(jié)讀取傳輸。
| 位 7 | 位 6 | 位 5 | 位 4 | 位 3 | 位 2 | 位 1 | 位 0 |
|---|---|---|---|---|---|---|---|
| ADDR(6) | ADDR(5) | ADDR(4) | ADDR(3) | ADDR(2) | ADDR(1) | ADDR(0) | R/WZ |
圖 7-71 SPI 單字節(jié)寫入傳輸
圖 7-72 SPI 單字節(jié)讀取傳輸