ZHCSU62B December 2023 – July 2025 PCM3140-Q1
PRODUCTION DATA
IOVDD 和 AVDD 電源軌之間的電源序列可以按任何順序應用。不過,應將 SHDNZ 引腳保持為低電平,直到 IOVDD 電源電壓穩定至支持的工作電壓范圍。在所有電源穩定后,將 SHDNZ 引腳設置為高電平以初始化器件。
對于電源上電要求,t1 和 t2 必須至少為 100μs。對于電源斷電要求,t3 和 t4 必須至少為 10ms。該時序(如17 所示)允許器件慢慢降低錄音數據的音量,關閉模擬和數字塊,以及將器件置于硬件關斷模式。如果使用 P0_R5_D[3:2] 位將 SHDNZ_CFG[1:0] 設置為 2'b00,則還可以立即將器件從工作模式置于硬件關斷模式。在這種情況下,t3 和 t4 需要至少為 100μs。
圖 9-5 電源時序要求時序圖確保電源斜坡速率低于 1V/μs,并且斷電和上電事件之間的等待時間至少為 100ms。對于低于 0.1V/ms 的電源斜坡速率,主機器件必須在進行任何器件配置之前將軟件復位作為第一個事務應用。
釋放 SHDNZ 后或軟件復位后,將器件的任何額外 I2C 或 SPI 事務延遲至少 2ms,以便器件可以初始化內部寄存器。有關器件電源穩定至建議的工作電壓電平后該器件如何在各種模式下運行的詳細信息,請參閱節 7.4。
PCM3140-Q1 通過集成片上數字穩壓器 DREG 和模擬穩壓器 AREG,支持單 AVDD 電源運行。但是,如果系統中的 AVDD 電壓低于 1.98V,請將板載 AREG 和 AVDD 引腳短接,并通過將 P0_R2 的 AREG_SELECT 位保持為 1b'0(默認值)來不啟用內部 AREG。如果系統中使用的 AVDD 電源高于 2.7V,則主機器件可以在退出睡眠模式時將 AREG_SELECT 設置為 1'b1,以便器件內部穩壓器可以生成 AREG 電源。