ZHCSUG9C January 2024 – March 2025 LMG3100R017 , LMG3100R044
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
LMG3100 在 VCC 和 HB（自舉）電源上均具有 UVLO。當(dāng) VCC 電壓低于 3.8V 閾值電壓時(shí)，HI 和 LI 輸入均被忽略，以防止 GaN FET 發(fā)生部分導(dǎo)通。此外，如果 VCC 電壓不足，則 UVLO 會(huì)主動(dòng)將高側(cè)和低側(cè) GaN FET 柵極拉低。當(dāng) HB 至 HS 自舉電壓低于 3.2V UVLO 閾值時(shí)，僅高側(cè) GaN FET 柵極被拉低。兩個(gè) UVLO 閾值電壓均具有 200mV 遲滯以避免抖動(dòng)。
| 條件（對(duì)于以下所有情況，VHB-HS > VHBR） | HI | LI | SW |
|---|---|---|---|
| 在器件啟動(dòng)期間，VCC - VSS < VCCR | H | L | 高阻態(tài) |
| 在器件啟動(dòng)期間，VCC - VSS < VCCR | L | H | 高阻態(tài) |
| 在器件啟動(dòng)期間，VCC - VSS < VCCR | H | H | 高阻態(tài) |
| 在器件啟動(dòng)期間，VCC - VSS < VCCR | L | L | 高阻態(tài) |
| 在器件啟動(dòng)后，VCC - VSS < VCCR - VCC(hyst) | H | L | 高阻態(tài) |
| 在器件啟動(dòng)后，VCC - VSS < VCCR - VCC(hyst) | L | H | 高阻態(tài) |
| 在器件啟動(dòng)后，VCC - VSS < VCCR - VCC(hyst) | H | H | 高阻態(tài) |
| 在器件啟動(dòng)后，VCC - VSS < VCCR - VCC(hyst) | L | L | 高阻態(tài) |
| 條件（對(duì)于以下所有情況，VCC > VCCR） | HI | LI | SW |
|---|---|---|---|
| 器件啟動(dòng)期間，VHB-HS < VHBR | H | L | 高阻態(tài) |
| 器件啟動(dòng)期間，VHB-HS < VHBR | L | H | PGND |
| 器件啟動(dòng)期間，VHB-HS < VHBR | H | H | PGND |
| 器件啟動(dòng)期間，VHB-HS < VHBR | L | L | 高阻態(tài) |
| 在器件啟動(dòng)后，VHB-HS < VHBR - VHB(hyst) | H | L | 高阻態(tài) |
| 在器件啟動(dòng)后，VHB-HS < VHBR - VHB(hyst) | L | H | PGND |
| 在器件啟動(dòng)后，VHB-HS < VHBR - VHB(hyst) | H | H | PGND |
| 在器件啟動(dòng)后，VHB-HS < VHBR - VHB(hyst) | L | L | 高阻態(tài) |