ZHCSUG9C January 2024 – March 2025 LMG3100R017 , LMG3100R044
PRODUCTION DATA
LMG3100 在 VCC 和 HB(自舉)電源上均具有 UVLO。當 VCC 電壓低于 3.8V 閾值電壓時,HI 和 LI 輸入均被忽略,以防止 GaN FET 發生部分導通。此外,如果 VCC 電壓不足,則 UVLO 會主動將高側和低側 GaN FET 柵極拉低。當 HB 至 HS 自舉電壓低于 3.2V UVLO 閾值時,僅高側 GaN FET 柵極被拉低。兩個 UVLO 閾值電壓均具有 200mV 遲滯以避免抖動。
| 條件(對于以下所有情況,VHB-HS > VHBR) | HI | LI | SW |
|---|---|---|---|
| 在器件啟動期間,VCC - VSS < VCCR | H | L | 高阻態 |
| 在器件啟動期間,VCC - VSS < VCCR | L | H | 高阻態 |
| 在器件啟動期間,VCC - VSS < VCCR | H | H | 高阻態 |
| 在器件啟動期間,VCC - VSS < VCCR | L | L | 高阻態 |
| 在器件啟動后,VCC - VSS < VCCR - VCC(hyst) | H | L | 高阻態 |
| 在器件啟動后,VCC - VSS < VCCR - VCC(hyst) | L | H | 高阻態 |
| 在器件啟動后,VCC - VSS < VCCR - VCC(hyst) | H | H | 高阻態 |
| 在器件啟動后,VCC - VSS < VCCR - VCC(hyst) | L | L | 高阻態 |
| 條件(對于以下所有情況,VCC > VCCR) | HI | LI | SW |
|---|---|---|---|
| 器件啟動期間,VHB-HS < VHBR | H | L | 高阻態 |
| 器件啟動期間,VHB-HS < VHBR | L | H | PGND |
| 器件啟動期間,VHB-HS < VHBR | H | H | PGND |
| 器件啟動期間,VHB-HS < VHBR | L | L | 高阻態 |
| 在器件啟動后,VHB-HS < VHBR - VHB(hyst) | H | L | 高阻態 |
| 在器件啟動后,VHB-HS < VHBR - VHB(hyst) | L | H | PGND |
| 在器件啟動后,VHB-HS < VHBR - VHB(hyst) | H | H | PGND |
| 在器件啟動后,VHB-HS < VHBR - VHB(hyst) | L | L | 高阻態 |