ZHCSPB0B April 2023 – September 2025 LM5171-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
-
6 詳細說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3
特性說明
- 6.3.1 輔助電源和電壓基準（VCC、VDD 和 VREF）
- 6.3.2 欠壓鎖定 (UVLO)
- 6.3.3 器件配置 (CFG)
- 6.3.4 高電壓輸入（HV1、HV2）
- 6.3.5 電流檢測放大器
- 6.3.6 控制命令
- 6.3.7 通道電流監(jiān)測器（IMON1、IMON2）
- 6.3.8 逐周期峰值電流限制 (IPK)
- 6.3.9 內(nèi)部電流環(huán)路誤差放大器
- 6.3.10 外部電壓環(huán)路誤差放大器
- 6.3.11 軟啟動、二極管仿真和強制 PWM 控制（SS/DEM1 和 SS/DEM2）
- 6.3.12 柵極驅(qū)動輸出、死區(qū)時間編程和自適應(yīng)死區(qū)時間（HO1、HO2、LO1、LO2、DT/SD）
- 6.3.13 緊急鎖存關(guān)斷 (DT/SD)
- 6.3.14 PWM 比較器
- 6.3.15 振蕩器 (OSC)
- 6.3.16 同步到外部時鐘（SYNCI、SYNCO）
- 6.3.17 過壓保護 (OVP)
- 6.3.18 多相配置（SYNCO、OPT）
- 6.3.19 熱關(guān)斷
- 6.4 器件功能模式
- 7 寄存器
-
8 應(yīng)用和實施
- 8.1 應(yīng)用信息
- 8.2 PWM 轉(zhuǎn)換為 ISET 引腳上的電壓
- 8.3 ISET 鉗位
- 8.4 動態(tài)死區(qū)時間調(diào)整
- 8.5 正確端接未使用的引腳
- 8.6
典型應(yīng)用
- 8.6.1
60A、雙相、48V 至 12V 雙向轉(zhuǎn)換器
- 8.6.1.1 設(shè)計要求
- 8.6.1.2
詳細設(shè)計過程
- 8.6.1.2.1 確定占空比
- 8.6.1.2.2 振蕩器編程 (OSC)
- 8.6.1.2.3 功率電感器、RMS 和峰值電流
- 8.6.1.2.4 電流檢測 (RCS)
- 8.6.1.2.5 電流設(shè)置命令 (ISETx)
- 8.6.1.2.6 峰值電流限制 (IPK)
- 8.6.1.2.7 功率 MOSFET
- 8.6.1.2.8 輔助電源
- 8.6.1.2.9 自舉電容器
- 8.6.1.2.10 過壓保護 (OVP)
- 8.6.1.2.11 死區(qū)時間 (DT/SD)
- 8.6.1.2.12 通道電流監(jiān)測器 (IMONx)
- 8.6.1.2.13 欠壓鎖定 (UVLO)
- 8.6.1.2.14 HVx 引腳配置
- 8.6.1.2.15 環(huán)路補償
- 8.6.1.2.16 軟啟動 (SS/DEMx)
- 8.6.1.3 應(yīng)用曲線
- 8.6.1
60A、雙相、48V 至 12V 雙向轉(zhuǎn)換器
- 8.7 電源相關(guān)建議
- 8.8 布局
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- PHP|48
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- PHP|48
訂購信息
6.3.2 欠壓鎖定 (UVLO)
UVLO 引腳用作主要啟用或禁用引腳。有兩個 UVLO 電壓閾值。從外部將引腳電壓拉至低于 1.25V 時，LM5171-Q1 處于關(guān)斷模式，此時所有柵極驅(qū)動器均處于關(guān)斷狀態(tài)，所有內(nèi)部邏輯都會復(fù)位，且 IC 通過每個 HV 和 VCC 引腳消耗的電流小于 10μA。
當(dāng) UVLO 引腳電壓被拉至高于 1.5V 但低于 2.5V 時，LM5171-Q1 處于初始化模式，此時 LDODRV 引腳會導(dǎo)通以控制外部 MOSFET，使 VCC 電壓建立在 9.0V，VDD 建立在 5.0V、VREF 建立在 3.5V。DT/SD 引腳被上拉至 1.2V，但 LM5171-Q1 的其余部分保持關(guān)斷。
當(dāng) UVLO 引腳被拉至高于 2.5V（這是 UVLO 解除閾值和控制器啟用閾值）時，LM5171-Q1 振蕩器會被激活，SYNCO 引腳以振蕩器頻率提供相移時鐘，且 LM5171-Q1 準備好運行。SS/DEM1 和 SS/DEM2 以及 LO1、LO2、HO1 和 HO2 驅(qū)動器會在 EN1、EN2 和 DIR 輸入要求其運行前保持關(guān)斷狀態(tài)。
UVLO 引腳可由 MCU 等外部控制單元直接控制。
不過，UVLO 引腳還可以實現(xiàn)特定電源軌的欠壓鎖定功能。該電源軌可為 HV 端口、LV 端口或 VCC。使用電阻分壓器設(shè)置 UVLO 閾值，如 所示。分壓器的計算為 方程式 1：
UVLO 遲滯通過內(nèi)部 25μA 電流源實現(xiàn)。當(dāng) UVLO > 2.5V 時，電流源被激活以立即升高 UVLO 引腳上的電壓。當(dāng) UVLO 引腳電壓降至 2.5V 閾值以下時，電流源將關(guān)閉，導(dǎo)致 UVLO 引腳上的電壓下降。UVLO 遲滯由方程式 2 確定：
將一個可選的陶瓷電容器 CUVLO 與 RUVLO2 并聯(lián)放置，以提高抗噪性能。CUVLO 通常介于 1nF 至 10nF 之間。較大的 CUVLO 會對實際 UVLO 事件的響應(yīng)延遲增大。
如果 方程式 2 沒有提供足夠的遲滯電壓，則添加 RUVLO3，如UVLO 及額外遲滯編程 所示。因此，遲滯電壓由方程式 3 計算得出：
圖 6-2 UVLO 編程
圖 6-3 UVLO 及額外遲滯編程