ZHCSKN1B November 2019 – May 2021 DRV8899-Q1
PRODUCTION DATA
| 引腳 | I/O | 類型 | 說明 | ||
|---|---|---|---|---|---|
| 名稱 | 編號 | ||||
| AOUT1 | 3 | O | 輸出 | 繞組 A 輸出。連接到步進電機繞組。 | |
| AOUT2 | 4 | O | 輸出 | 繞組 A 輸出。連接到步進電機繞組。 | |
| PGND | 2、7 | — | 電源 | 電源接地。2 個 PGND 引腳均內部短接。連接到 PCB 上的系統接地。 | |
| BOUT1 | 6 | O | 輸出 | 繞組 B 輸出。連接到步進電機繞組 | |
| BOUT2 | 5 | O | 輸出 | 繞組 B 輸出。連接到步進電機繞組 | |
| CPH | 23 | — | 電源 | 電荷泵開關節點。在 CPH 到 CPL 之間連接一個額定電壓為 VM 的 X7R 0.022μF 陶瓷電容器。 | |
| CPL | 22 | ||||
| DIR | 19 | I | 輸入 | 方向輸入。邏輯電平設置步進的方向；內部下拉電阻。 | |
| DRVOFF | 20 | I | 輸入 | 邏輯高電平將禁用器件輸出；邏輯低電平則會啟用；內部上拉至 DVDD。 | |
| DVDD | 10 | 電源 | 邏輯電源電壓。將電容為 0.47μF、額定電壓為 6.3V 或 10V 的 X7R 陶瓷電容器連接至 GND。 | ||
| GND | 9 | — | 電源 | 器件接地。連接到系統接地。 | |
| VREF | 12 | I | 輸入 | 電流設定基準輸入。最大值為 2.2V。DVDD 可用于通過電阻分壓器提供 VREF。 | |
| SCLK | 17 | I | 輸入 | 串行時鐘輸入。串行數據會移出并在此引腳上的相應上升沿和下降沿被捕捉。 | |
| SDI | 16 | I | 輸入 | 串行數據輸入。在 SCLK 引腳的下降沿捕捉數據 | |
| SDO | 15 | O | 推挽 | 串行數據輸出。在 SCLK 引腳的上升沿移出數據。 | |
| STEP | 18 | I | 輸入 | 步進輸入。上升沿使分度器前進一步；內部下拉電阻。 | |
| VCP | 24 | — | 電源 | 電荷泵輸出。將一個 X7R 0.22μF 16V 陶瓷電容器連接至 VM。 | |
| VM | 1、8 | — | 電源 | 電源。連接到電機電源電壓，并通過兩個 0.01μF 陶瓷電容（每個引腳一個）和一個額定電壓為 VM 的大容量電容旁路到 GND。 | |
| VSDO | 14 | 電源 | 適用于 SDO 輸出的電源引腳。連接到 5V 或 3.3V，具體取決于所需的邏輯電平。 | ||
| nFAULT | 11 | O | 漏極開路 | 故障指示。故障狀態下拉至低邏輯低電平；開漏輸出需要外部上拉電阻。 | |
| nSCS | 13 | I | 輸入 | 串行芯片選擇。此引腳上的低電平有效支持串行接口通信。內部上拉到 DVDD。 | |
| nSLEEP | 21 | I | 輸入 | 睡眠模式輸入。邏輯高電平用于啟用器件；邏輯低電平用于進入低功耗睡眠模式；內部下拉電阻。 | |
| PAD | - | - | - | 散熱焊盤。連接到系統接地。 | |