ZHCSJU0B August 2019 – January 2021 DRV8874-Q1
PRODUCTION DATA
如果 PMODE 引腳在加電時(shí)處于邏輯高電平狀態(tài),器件將鎖存至 PWM 模式。PWM 模式允許 H 橋進(jìn)入高阻抗?fàn)顟B(tài),而不會(huì)將 nSLEEP 引腳設(shè)置為邏輯低電平。表 7-4 顯示了 PWM 模式的真值表。
| nSLEEP | IN1 | IN2 | OUT1 | OUT2 | 說明 |
|---|---|---|---|---|---|
| 0 | X | X | 高阻態(tài) | 高阻態(tài) | 睡眠(H 橋高阻抗) |
| 1 | 0 | 0 | 高阻態(tài) | 高阻態(tài) | 滑行(H 橋高阻抗) |
| 1 | 0 | 1 | L | H | 反向 (OUT2 → OUT1) |
| 1 | 1 | 0 | H | L | 正向 (OUT1 → OUT2) |
| 1 | 1 | 1 | L | L | 制動(dòng)(低側(cè)慢速衰減) |