ZHCSKQ7B May 2020 – May 2024 DRV8705-Q1
PRODUCTION DATA
請參考 PDF 數據表獲取器件具體的封裝圖。
當 nSLEEP 引腳為邏輯高電平且 DVDD 輸入已超過 VDVDD_POR 閾值時,器件將在經過 tWAKE 延遲時間后進入上電待機狀態。數字內核和 SPI 通信將處于運行狀態,但電荷泵和柵極驅動器將保持禁用狀態,直到 PVDD 輸入超過 VPVDD_UV 閾值。在這種狀態下,可以對 SPI 寄存器進行編程并報告故障,但不能進行柵極驅動器操作。