ZHCSKQ7B May 2020 – May 2024 DRV8705-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 器件比較表
- 4 引腳配置
- 5 規(guī)格
-
6 詳細(xì)說(shuō)明
- 6.1 概述
- 6.2 功能方框圖
- 6.3
特性說(shuō)明
- 6.3.1 外部元件
- 6.3.2 器件接口類型
- 6.3.3 輸入 PWM 模式
- 6.3.4 智能柵極驅(qū)動(dòng)器
- 6.3.5 倍增（單級(jí)）電荷泵
- 6.3.6 低側(cè)差分電流分流放大器
- 6.3.7 引腳圖
- 6.3.8
保護(hù)和診斷
- 6.3.8.1 柵極驅(qū)動(dòng)器禁用和啟用（DRVOFF 和 EN_DRV）
- 6.3.8.2 故障復(fù)位 (CLR_FLT)
- 6.3.8.3 DVDD 邏輯電源上電復(fù)位 (DVDD_POR)
- 6.3.8.4 PVDD 電源欠壓監(jiān)控器 (PVDD_UV)
- 6.3.8.5 PVDD 電源過壓監(jiān)控器 (PVDD_OV)
- 6.3.8.6 VCP 電荷泵欠壓鎖定 (VCP_UV)
- 6.3.8.7 MOSFET VDS 過流保護(hù) (VDS_OCP)
- 6.3.8.8 柵極驅(qū)動(dòng)器故障 (VGS_GDF)
- 6.3.8.9 熱警告 (OTW)
- 6.3.8.10 熱關(guān)斷 (OTSD)
- 6.3.8.11 離線短路和開路負(fù)載檢測(cè)（OOL 和 OSC）
- 6.3.8.12 故障檢測(cè)和響應(yīng)匯總表
- 6.4 器件功能模式
- 6.5 編程
- 7 寄存器映射
- 8 應(yīng)用和實(shí)現(xiàn)
- 9 電源相關(guān)建議
- 10布局
- 11器件和文檔支持
- 12修訂歷史記錄
- 13機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RHB|32
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RHB|32
訂購(gòu)信息
4 引腳配置
圖 4-1 DRV8705S-Q1 RHB 封裝32 引腳 VQFN頂視圖
圖 4-2 DRV8705H-Q1 RHB 封裝32 引腳 VQFN頂視圖表 4-1 DRV8705-Q1_RHB 封裝 (VQFN) 引腳功能
| 引腳 | I/O | 類型 | 說(shuō)明 | ||
|---|---|---|---|---|---|
| 編號(hào) | 名稱 | 名稱 | |||
| DRV8705S-Q1 | DRV8705H-Q1 | ||||
| 1 | GND | I/O | 地 | 器件接地。連接到系統(tǒng)地。 | |
| 2 | DVDD | I | 電源 | 器件邏輯和數(shù)字輸出電源輸入。在 DVDD 和 GND 引腳之間連接一個(gè) 1.0μF、6.3V 的陶瓷電容器。 | |
| 3 | nSCS | — | I | 數(shù)字 | 串行芯片選擇。此引腳上的邏輯低電平支持串行接口通信。內(nèi)部上拉電阻。 |
| — | 增益 | I | 模擬 | 放大器增益設(shè)置。由外部電阻設(shè)置的 4 電平輸入引腳。 | |
| 4 | SCLK | — | I | 數(shù)字 | 串行時(shí)鐘輸入。串行數(shù)據(jù)會(huì)移出并在此引腳上的相應(yīng)上升沿和下降沿被捕捉。內(nèi)部下拉電阻。 |
| — | VDS | I | 模擬 | VDS 監(jiān)控閾值設(shè)置。由外部電阻設(shè)置的 6 電平輸入引腳。 | |
| 5 | SDI | — | I | 數(shù)字 | 串行數(shù)據(jù)輸入。在 SCLK 引腳的下降沿捕捉數(shù)據(jù)。內(nèi)部下拉電阻。 |
| — | IDRIVE | I | 模擬 | 柵極驅(qū)動(dòng)器輸出電流設(shè)置。由外部電阻設(shè)置的 6 電平輸入引腳。 | |
| 6 | SDO | — | O | 數(shù)字 | 串行數(shù)據(jù)輸出。在 SCLK 引腳的上升沿移出數(shù)據(jù)。推挽式輸出。 |
| — | MODE | I | 模擬 | PWM 輸入模式設(shè)置。由外部電阻設(shè)置的 4 電平輸入引腳。 | |
| 7 | IN1/EN | I | 數(shù)字 | 半橋控制輸入。請(qǐng)查看 PWM 模式了解詳細(xì)信息。內(nèi)部下拉電阻。 | |
| 8 | nHIZ1 | I | 數(shù)字 | 半橋控制輸入。請(qǐng)查看 PWM 模式了解詳細(xì)信息。內(nèi)部下拉電阻。 | |
| 9 | IN2/PH | I | 數(shù)字 | 半橋控制輸入。請(qǐng)查看 PWM 模式了解詳細(xì)信息。內(nèi)部下拉電阻。 | |
| 10 | nHIZ2 | I | 數(shù)字 | 半橋控制輸入。請(qǐng)查看 PWM 模式了解詳細(xì)信息。內(nèi)部下拉電阻。 | |
| 11 | nSLEEP | I | 數(shù)字 | 器件使能引腳。置為邏輯低電平可關(guān)斷器件并進(jìn)入睡眠模式。內(nèi)部下拉電阻。 | |
| 12 | DRVOFF | I | 數(shù)字 | 驅(qū)動(dòng)器關(guān)斷引腳。置為邏輯高電平可將高側(cè)和低側(cè)柵極驅(qū)動(dòng)器輸出拉低。內(nèi)部下拉電阻。 | |
| 13 | nFAULT | O | 數(shù)字 | 故障指示燈輸出。此引腳被拉至邏輯低電平可指示故障情況。開漏輸出。需要外部上拉電阻。 | |
| 14 | SO | O | 模擬 | 分流放大器輸出。 | |
| 15 | RSVD | — | — | 保留。接地或保持?jǐn)嚅_。 | |
| 16 | AREF | I | 電源 | 電流檢測(cè)放大器的外部電壓基準(zhǔn)和電源。在 AREF 和 AGND 引腳之間連接一個(gè) 0.1μF、6.3V 的陶瓷電容器。 | |
| 17 | AGND | I/O | 電源 | 器件接地。連接到系統(tǒng)地。 | |
| 18 | SP | I | 模擬 | 分流放大器正輸入。連接到分流電阻的正端子。 | |
| 19 | SN | I | 模擬 | 分流放大器負(fù)輸入。連接到分流電阻的負(fù)端子。 | |
| 20 | GH1 | O | 模擬 | 高側(cè)柵極驅(qū)動(dòng)器輸出。連接到高側(cè)功率 MOSFET 的柵極。 | |
| 21 | SH1 | I | 模擬 | 高側(cè)源極感測(cè)輸入。連接到高側(cè)功率 MOSFET 源極。 | |
| 22 | GL1 | O | 模擬 | 低側(cè)柵極驅(qū)動(dòng)器輸出。連接到低側(cè)功率 MOSFET 的柵極。 | |
| 23 | SL1 | I | 模擬 | 低側(cè) MOSFET 柵極驅(qū)動(dòng)感測(cè)和電源返回。通過指向低側(cè) MOSFET 接地回路的低阻抗路徑連接到系統(tǒng)接地端。 | |
| 24 | SL2 | I | 模擬 | 低側(cè) MOSFET 柵極驅(qū)動(dòng)感測(cè)和電源返回。通過指向低側(cè) MOSFET 接地回路的低阻抗路徑連接到系統(tǒng)接地端。 | |
| 25 | GL2 | O | 模擬 | 低側(cè)柵極驅(qū)動(dòng)器輸出。連接到低側(cè)功率 MOSFET 的柵極。 | |
| 26 | SH2 | I | 模擬 | 高側(cè)源極感測(cè)輸入。連接到高側(cè)功率 MOSFET 源極。 | |
| 27 | GH2 | O | 模擬 | 高側(cè)柵極驅(qū)動(dòng)器輸出。連接到高側(cè)功率 MOSFET 的柵極。 | |
| 28 | DRAIN | I | 模擬 | 橋式 MOSFET 漏極電壓感測(cè)引腳。連接到高側(cè) MOSFET 漏極的公共點(diǎn)。 | |
| 29 | PVDD | I | 電源 | 器件驅(qū)動(dòng)器電源輸入。連接到電橋電源。在 PVDD 和 GND 引腳之間連接一個(gè) 0.1μF、額定電壓為 PVDD 的陶瓷電容器和大于或等于 10μF 的局部大容量電容。 | |
| 30 | VCP | I/O | 電源 | 電荷泵輸出。在 VCP 和 PVDD 引腳之間連接一個(gè) 1μF、16V 的陶瓷電容器。 | |
| 31 | CPH | I/O | 電源 | 電荷泵開關(guān)節(jié)點(diǎn)。在 CPH 引腳和 CPL 引腳之間連接一個(gè) 100nF、額定電壓為 PVDD 的陶瓷電容器。 | |
| 32 | CPL | I/O | 電源 | 電荷泵開關(guān)節(jié)點(diǎn)。在 CPH 引腳和 CPL 引腳之間連接一個(gè) 100nF、額定電壓為 PVDD 的陶瓷電容器。 | |