ZHCSLW7B August 2022 – October 2023 DRV8462
PRODUCTION DATA
DDW 封裝在器件底部包含一個 PowerPAD?。
DDV 封裝在器件頂部包含一個 PowerPAD?,用于與散熱器進行熱耦合。
| 引腳 | 類型 | 說明 | ||
|---|---|---|---|---|
| 名稱 | DDW | DDV | ||
| VCP | 1 | 22 | 電源 | 電荷泵輸出。將 X7R 1μF 16V 陶瓷電容器從 VCP 連接至 VM。 |
VM | 2、11、12、21 | 2、11、12、21 | 電源 | 電源。連接到電機電源電壓,并通過兩個 0.01μF 陶瓷電容器(每對引腳一個)和一個額定電壓為 VM 的大容量電容器旁路到 PGNDA 和 PGNDB。 |
PGNDA | 3,10 | 13、20 | 電源 | 電源接地。連接到系統(tǒng)接地。 |
PGNDB | 13、20 | 3,10 | 電源 | 電源接地。連接到系統(tǒng)接地。 |
| AOUT1 | 4、5、6 | 17、18、19 | 輸出 | 繞組 A 輸出。連接到電機繞組。 |
| AOUT2 | 7、8、9 | 14、15、16 | 輸出 | 繞組 A 輸出。連接到電機繞組。 |
BOUT2 | 14、15、16 | 7、8、9 | 輸出 | 繞組 B 輸出。連接到電機繞組。 |
BOUT1 | 17、18、19 | 4、5、6 | 輸出 | 繞組 B 輸出。連接到電機繞組。 |
| GND | 22、23 | 1、44 | 電源 | 器件接地。連接到系統(tǒng)接地端。 |
| DVDD | 24 | 43 | 電源 | 內部 LDO 輸出。將電容為 1μF、額定電壓為 6.3V 或 10V 的 X7R 陶瓷電容器連接至 GND。 |
| VCC | 25 | 42 | 電源 | 內部邏輯塊的電源電壓。當單獨的邏輯電源電壓不可用時,將 VCC 引腳連接至 DVDD 引腳。當配置為使用 SPI 接口時,VCC 引腳也用作 SDO 輸出的電源引腳。詳情請參見節(jié) 7.3.17。 |
nFAULT | 26 | 41 | 漏極開路 | 故障指示輸出。在發(fā)生故障時,下拉為邏輯低電平。開漏 nFAULT 需要外部上拉電阻。 |
| nHOME | 27 | 40 | 漏極開路 | 當內部分度器處于步進表的初始位置 (45°) 時,下拉為邏輯低電平。nHOME 引腳每次 360o 電旋轉時會輸出一個低電平脈沖(四個全步進)。詳情請參見節(jié) 7.3.5.1。 |
模式 | 28 | 39 | 輸入 | MODE 引腳對器件進行編程,以便使用 SPI 或硬件 (H/W) 引腳接口工作。詳情請參見節(jié) 7.3.1。 |
RSVD | 29、30、31、32 | 35、36、37、38 | - | 保留。保持未連接。 |
VREF | 33 | 34 | 輸入 | 用于設置滿量程電流的電壓基準輸入。DVDD 可用于通過電阻分壓器生成 VREF。當配置為使用 SPI 接口時,如果 VREF_INT_EN 位為 1b,則 VREF 引腳可以保持未連接。 |
nSCS/M0 | 34 | 33 | 輸入 | 使用 SPI 接口時,這個引腳用作串行芯片選擇。此引腳上的低電平有效支持串行接口通信。使用 H/W 接口時,該引腳對微步進模式進行編程。 |
RSVD/TOFF | 35 | 32 | 輸入 | 該引腳不與 SPI 接口配合使用。使用 H/W 接口時,此引腳對 PWM 電流調節(jié)的關斷時間進行編程。 |
SDO/DECAY1 | 36 | 31 | 推挽/輸入 | 使用 SPI 接口時,此引腳用作串行數據輸出。在 SCLK 引腳的上升沿移出數據。使用 H/W 接口時,該引腳對衰減模式進行編程。 |
SDI/DECAY0 | 37 | 30 | 輸入 | 使用 SPI 接口時,此引腳用作串行數據輸入。在 SCLK 引腳的下降沿捕捉數據。使用 H/W 接口時,該引腳對衰減模式進行編程。 |
SCLK/M1 | 38 | 29 | 輸入 | 使用 SPI 接口時,此引腳用作串行時鐘輸入。串行數據會移出并在此引腳上的相應上升沿和下降沿被捕捉。使用 H/W 接口時,該引腳對微步進模式進行編程。 |
STEP | 39 | 28 | 輸入 | 步進輸入。有效邊沿會使分度器前進一步。使用 SPI 接口時,STEP 有效邊沿可以是上升沿,也可以是上升沿和下降沿。使用 H/W 接口時,STEP 有效邊沿始終是上升沿。 |
DIR | 40 | 27 | 輸入 | 方向輸入。邏輯電平設置步進的方向。 |
ENABLE | 41 | 26 | 輸入 | 邏輯低電平將禁用器件輸出;邏輯高電平則會啟用。當器件使用 H/W 接口工作時,ENABLE 引腳還決定 OCP、OL 和 OTSD 故障恢復方法。 |
nSLEEP | 42 | 25 | 輸入 | 睡眠模式輸入。邏輯高電平用于啟用器件;邏輯低電平用于進入低功耗睡眠模式。窄的 nSLEEP 復位脈沖可清除鎖存故障。 |
CPL | 43 | 24 | 電源 | 電荷泵開關節(jié)點。在 CPH 到 CPL 之間連接一個額定電壓為 VM 的 X7R 0.1μF 陶瓷電容器。 |
CPH | 44 | 23 | 電源 | |
| PAD | - | - | - | 散熱焊盤。連接到系統(tǒng)接地端。 |