ZHCSVS7 April 2024 DRV8215
PRODUCTION DATA
當(dāng) VCC 引腳上的電源電壓超過上升欠壓閾值 VUVLO 后,如果 nSLEEP 為邏輯高電平且經(jīng)過 tWAKE 時(shí)間,并且如果 EN_OUT 位為 1b,則器件將進(jìn)入工作模式。在此模式下,全橋電路和內(nèi)部邏輯將被激活,器件可以接收輸入。
當(dāng) VVCC < VVM 時(shí),DRV8215 會(huì)從 VM 引腳而不是 VCC 引腳汲取運(yùn)行電流 (IVM)。在這種工作條件下,IVCC 通常小于 500nA。當(dāng) VVCC > VVM 時(shí),VCC 引腳為器件提供運(yùn)行電流,VM 引腳只產(chǎn)生負(fù)載所需的電流。當(dāng) VVCC = VVM 時(shí),兩個(gè)電源引腳均可提供運(yùn)行電流。運(yùn)行電流通常小于 2mA。