ZHCSML7B February 2020 – August 2021 DRV8210
PRODUCTION DATA
DRV8210 支持低功耗睡眠模式，以在驅(qū)動(dòng)器未工作時(shí)減少 VM 和 VCC 的電流消耗。有兩種方法可以進(jìn)入低功耗睡眠模式：自動(dòng)睡眠和使用 VCC 引腳。在自動(dòng)睡眠模式下，器件消耗的電流最少，由 IVCCQ 和 IVMQ 表示。DSG 和 DRL 封裝都支持自動(dòng)睡眠。在 VCC 睡眠模式下，器件消耗的電流最少，由 IVMQ_UV 和 IVCCQ_UV 表示。只有 DSG 封裝可以使用 VCC 引腳進(jìn)入低功耗模式。表 8-7 介紹了如何進(jìn)入低功耗睡眠模式。
| 型號(hào) | 輸入引腳狀態(tài) | OUT1 | OUT2 | 說明 |
|---|---|---|---|---|
| DRL | IN1 = IN2 = 0 | 高阻態(tài) | 高阻態(tài) | PWM 或半橋接口自動(dòng)睡眠：進(jìn)入該狀態(tài)后，輸出將被禁用。器件將保持工作模式 tSLEEP，然后進(jìn)入低功耗模式。 |
| DSG | MODE = 0，IN1 = IN2 = 0 | 高阻態(tài) | 高阻態(tài) | |
| MODE = 1，EN = 0 | L → 高阻態(tài) | L → 高阻態(tài) | PH/EN 接口自動(dòng)睡眠：進(jìn)入該狀態(tài)后，通過接通低側(cè) FET，兩個(gè)輸出都進(jìn)入制動(dòng)模式。器件將保持此狀態(tài) tSLEEP 時(shí)間，然后進(jìn)入低功耗模式。處于低功耗模式后，輸出將被禁用。 | |
| VCC = 0 V | 高阻態(tài) | 高阻態(tài) | VCC 電源作為睡眠引腳：VCC 引腳可以由 GPIO 引腳供電，用于使器件進(jìn)入睡眠狀態(tài)。通過將 GPIO 引腳設(shè)置為低電平，器件通過使用 UVLO 進(jìn)入低功耗模式。要喚醒器件，請(qǐng)將 GPIO 引腳設(shè)置為高電平（VCC > VUVLO），然后在 MODE = 1 時(shí)設(shè)置 EN = 1，或者在 MODE = 高阻態(tài)或 1 時(shí)，將任一 INx 輸入設(shè)置/切換為 1。有關(guān)使用 VCC 引腳進(jìn)入睡眠狀態(tài)的更多信息，請(qǐng)參閱Topic Link Label9.2.2.2.3。 |
當(dāng)輸入引腳轉(zhuǎn)為表 8-7 中所述狀態(tài)之外的其他狀態(tài)時(shí)，該器件將返回工作模式。要將器件從自動(dòng)睡眠模式喚醒，INx 引腳或 EN 引腳（取決于 MODE 狀態(tài)）必須設(shè)置為高電平超過 tWAKE 時(shí)間，然后才能接收 PWM 輸入信號(hào)。
要將器件從 VCC 睡眠模式喚醒，VCC 引腳電壓必須大于 VUVLO,VCC。VCC 引腳具有有效電壓后，必須將一個(gè)或兩個(gè) INx 引腳設(shè)置為高電平超過 tWAKE 時(shí)間才能完全喚醒器件。為了保護(hù)微控制器 GPIO 引腳免受去耦電容充電電流造成的過電流影響，可能需要在 GPIO 和 VCC 引腳上的去耦電容之間添加一個(gè)電阻。有關(guān)設(shè)計(jì)此限流電阻的更多信息，請(qǐng)參閱Topic Link Label9.2.2.2.3。
為確保最低的電源電流消耗，TI 建議將所有輸入引腳設(shè)置為邏輯低電平，以消除睡眠模式下通過下拉電阻器的電流消耗。如果 MODE 引腳設(shè)置為高阻態(tài)或邏輯低電平，它將不會(huì)在睡眠模式下消耗電流。但是，當(dāng) MODE 引腳為邏輯高電平時(shí)，它會(huì)在睡眠模式下消耗一些電流。