ZHCSXL5 December 2024 AFE5401-EP
PRODUCTION DATA
7.3.6 輸入時鐘分頻器
器件時鐘輸入通過時鐘分頻器塊傳遞，該時鐘分頻器可以對輸入時鐘進行 1、2、3 或 4 倍分頻。該分頻時鐘 (AFE_CLK) 用于對四個 ADC 輸入同時采樣。在默認模式下，當 AFE_CLK 頻率與輸入時鐘頻率相同時，使用分頻因子 1。時鐘分頻器塊可以使用 DIV_EN 寄存器位啟用，當啟用該位時，AFE_CLK 頻率由 CH_OUT_DIS 寄存器位（表 7-7）設置的串行化因子自動確定。也可以通過啟用 DIV_FRC 和 DIV_REG 寄存器位來手動指定分頻因子。必須注意確保輸入時鐘頻率處于節 5.3中指定的建議工作范圍內。
器件復位后，分頻器會在 TRIG 引腳上施加的第一個脈沖時復位。當在系統中使用多個器件時，該配置尤其有用，因為此時系統中所有 ADC 的采樣時間點必須同步。圖 7-5 展示了 TRIG 時序圖和各種分頻的 AFE_CLK 信號。圖 7-6 提供了相對于器件時鐘輸入的 TRIG 輸入建立時間和保持時間。表 7-4、表 7-6 和表 7-5 中分別提供了 DIV_EN 寄存器、DIV_FRD 寄存器和 DIV_REG 寄存器的位設置。
圖 7-5 輸入時鐘分頻器
圖 7-6 TRIG CLKIN 建立和保持表 7-4 DIV_EN 寄存器
| DIV_EN | 說明 |
|---|---|
| 0 | 分頻器已禁用和旁路 |
| 1 | 分頻器已啟用 |
表 7-5 DIV_FRC 寄存器
| DIV_FRC | 說明 |
|---|---|
| 0 | 輸入分頻比 = 串行化因子(1)（自動設置） |
| 1 | 輸入分頻比 = DIV_REG（手動設置） |
(1) 分頻比根據 CH_OUT_DIS[1:4] 寄存器位自動計算為串行化因子值；請參閱表 7-7。
表 7-6 DIV_REG 寄存器
| DIV_REG | 說明 |
|---|---|
| 0 | 分頻器已禁用和旁路 |
| 1 | 2 分頻 |
| 2 | 3 分頻 |
| 3 | 4 分頻 |