ZHCSXL5 December 2024 AFE5401-EP
PRODUCTION DATA
對于 LVDS 輸入時鐘,建議使用 RTERM = 100Ω。對于 LVPECL 時鐘輸入,必須根據 LVPECL 驅動器建議確定 RTERM。要使用單端時鐘運行,請將 CMOS 時鐘源連接到 CLKINP 并將 CLKINM 連接到 GND。該器件無需任何配置即可自動檢測單端時鐘的存在,并會禁用內部偏置電路。典型的時鐘終端方案如圖 8-4、圖 8-5、圖 8-6 和圖 8-7 所示。輸入時鐘幅度和占空比的典型特性圖如節 8.2.3 所示。
圖 8-2 和圖 8-3 分別展示了差分和單端輸入時鐘的時鐘輸入引腳的等效電路。
圖 8-2 時鐘輸入等效電路(差分模式)
圖 8-3 時鐘輸入等效電路(單端模式)
圖 8-4 差分正弦波時鐘驅動電路
圖 8-6 差分 LVDS 時鐘驅動電路
圖 8-5 差分 LVPECL 時鐘驅動電路
圖 8-7 單端時鐘驅動電路