ZHCSXL5 December 2024 AFE5401-EP
PRODUCTION DATA
7.6.2 寄存器說明
圖 7-23 寄存器 0 (00h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 0 | 0 | 0 | 0 | 0 | 0 | REG_READ_ EN | SW_RST |
| 位 15:2 | 必須寫入 0 |
| 位 1 | REG_READ_EN：寄存器讀取模式 |
| 0 = 寫入（默認） 1 = 啟用寄存器讀取 | |
| 位 0 | SW_RST：軟件復位 |
| 該位是整個器件的軟件復位。該位會自行清除。 |
圖 7-24 寄存器 1 (01h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | 0 | 0 | 0 | STDBY | 0 | 0 |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| DECIMATE_4_EN | DIV_REG | DIV_FRC | DECIMATE_2_EN | DIV_EN | SE_CLK_ MODE | GLOBAL_PDN | |
| 位 15:11 | 必須寫入 0 | |||
| 位 10 | STDBY：完全器件待機 | |||
| 0 = 正常（默認） 1 = 待機 | ||||
| 位 9:8 | 必須寫入 0 | |||
| 位 7 | DECIMATE_4_EN | |||
| 0 = 未啟用 4 倍抽取率模式 1 = 啟用 4 倍抽取率模式 | ||||
| 必須設置 DECIMATE_2_EN 和 FILT_EN 位。 必須寫入 FIR 濾波器系數（C1到 C6）才能正常運行。 如果 AFE_CLK 頻率 > 25MHz，則必須設置 HF_AFE_CLK_EN。 | ||||
| 位 6:5 | DIV_REG：DIV_FRC 模式下的輸入時鐘分頻比 | |||
| DIV_REG | fAFE_CLK | |||
| 0 | CLKIN ÷ 1 | 輸入分頻器已禁用和旁路 | ||
| 1 | CLKIN ÷ 2 | |||
| 2 | CLKIN ÷ 3 | |||
| 3 | CLKIN ÷ 4 | |||
| 位 4 | DIV_FRC：強制輸入分頻比 | |||
| 0 = 根據 CH_OUT_DISx 自動計算（默認）。有關更多詳細信息，請參閱表 7-7。 1 = AFE 時鐘頻率基于 DIV_REG 設置 | ||||
| 位 3 | DECIMATE_2_EN | |||
| 0 = 正常模式 1 = 啟用 2 倍抽取率模式 | ||||
| 必須設置 FILT_EN 位，才能正常運行。 必須寫入 FIR 濾波器系數（C1到 C6）才能正常運行。 如果 AFE_CLK 頻率 > 25MHz，則還必須設置 HF_AFE_CLK_EN。 | ||||
| 位 2 | DIV_EN：啟用 CLKIN 分頻器 | |||
| 0 = 禁用并旁路（默認） 1 = 啟用 | ||||
| 位 1 | SE_CLK_MODE：單端輸入時鐘配置 | |||
| 0 = 差分（默認） 1 = 單端 | ||||
| 位 0 | GLOBAL_PDN：完全器件斷電 | |||
| 0 = 正常（默認） 1 = 全局 PDN | ||||
圖 7-25 寄存器 2 (02h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| TST_PAT_MODE | 0 | 0 | 0 | 0 | 0 | ||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 0 | DGPO0_MODE | DGPO1_MODE | 0 | 0 | 0 | ||
| 位 15:13 | TST_PAT_MODE：CMOS 輸出的測試圖形 |
| 0 = 正常（默認） 1 = SYNC 2 = 校正 3 = 自定義寄存器 5[15:0] 4 = 全 1 5 = 切換 6 = 全 0 7 = 斜坡 | |
| 位 12:7 | 必須寫入 0 |
| 位 6:5 | DGPO0_MODE：DGPO0 模式配置 |
| 0 =低電平（默認） 1 = 奇偶校驗 2 = 過載 3 = D[11] | |
| 位 4:3 | DGPO1_MODE：DGPO1 模式配置 |
| 0 =低電平（默認） 1 = 奇偶校驗 2 = 過載 3 = D[11] | |
| 位 2:0 | 必須寫入 0 |
圖 7-26 寄存器 3 (03h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | 0 | 0 | 0 | 0 | TEMP_DATA | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| TEMP_DATA | |||||||
| 位 15:10 | 忽略位 |
| 位 9:0 | TEMP_DATA：只讀溫度讀數寄存器 |
| 數據是 9 位二進制補碼格式，單位為攝氏度。 |
圖 7-27 寄存器 4 (04h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| OUT_BLANK_HIZ | OUT_MODE_ EN | DCLK_INVERT | TEMP_CONV_EN | TEMP_SENS_EN | 0 | 0 | 0 |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 0 | 0 | 0 | 0 | OFF_BIN_ DATA_FMT | 0 | 0 | 0 |
| 位 15 | OUT_BLANK_HIZ：消隱階段的輸出狀態 |
| 0 = 如果 EN_OUT_MODE = 1，則 D[11:0] 和 D_GPO[1:0] 為低電平（默認） 1 = 如果 EN_OUT_MODE = 1，則 D[11:0] 和 D_GPO[1:0] 為高阻態 | |
| 有關更多詳細信息，請參閱圖 7-11。 | |
| 位 14 | OUT_MODE_EN：使用 DSYNC2 啟用輸出模式門控 |
| 0 = CMOS 數據始終處于有效狀態（默認） 1 = 啟用輸出模式。僅在采樣階段發送數據。 | |
| 位 13 | DCLK_INVERT：反轉 DCLK |
| 0 = DCLK 上升沿位于數據的中間位置（默認） 1 = DCLK 下降沿位于數據的中間位置 | |
| 位 12 | TEMP_CONV_EN：啟用溫度傳感器輸出至數字轉換 |
| 0 = 保持轉換 1 = 轉換 | |
| 位 11 | TEMP_SENS_EN：啟用溫度傳感器塊 |
| 0 = 禁用溫度傳感器 1 = 啟用溫度傳感器 | |
| 位 10:4 | 必須寫入 0 |
| 位 3 | OFF_BIN_DATA_FMT：輸出數據格式 |
| 0 = 二進制補碼（默認） 1 =偏移二進制 | |
| 位 2:0 | 必須寫入 0 |
圖 7-28 寄存器 5 (05h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| CUSTOM_PAT | |||||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| CUSTOM_PAT | |||||||
| 位 15:0 | CUSTOM_PAT：自定義圖形數據 |
| 這些位設置自定義數據模式。 |
圖 7-29 寄存器 6 (06h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 0 | 0 | 0 | 0 | 0 | DIAG_REG[2:0] | ||
| 位 15:3 | 忽略位 |
| 位 2:0 | DIAG_REG：只讀診斷讀數寄存器 |
| DIAG_REG[0] = 0：ADC 基準正確 DIAG_REG[1] = 0：指示帶隙正確 DIAG_REG[2] = 0：指示時鐘生成正確 |
圖 7-30 寄存器 7 (07h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| D_GPO_EN | PARITY_ODD | STAT_EN | DC_INP_EN | DC_INP_PROG | DIAG_MODE_EN | ||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 0 | 0 | 0 | 0 | FILTER_BW | HEADER_MODE | ||
| 位 15 | D_GPO_EN：啟用 D_GPO 功能 | |
| 0 = D_GPO[x] 引腳禁用（默認） 1 = D_GPO[x] 引腳啟用 | ||
| 位 14 | PARITY_ODD：奇偶校驗類型 | |
| 0 = 偶數（默認） 1 = 奇數 | ||
| 位 13 | STAT_EN：啟用 ADC 輸出的噪聲和平均值計算 | |
| 0 = 默認 1 = 如果設置了 STAT_CALC_CYCLE，則啟用噪聲和平均值計算。 | ||
| 位 12 | DC_INP_EN：在 LNA 輸入端啟用直流模擬電壓。在此模式下，均衡器會自動禁用。 | |
| 0 =正常 1 = 直流輸入強制由 DC_INP_PROG 控制。 | ||
| 位 11:9 | DC_INP_PROG：直流輸入可編程性 | |
| 0 = 0mV 1 = 0mV 2 = 50mV 3 = -50mV | 4 = 100mV 5 = -100mV 6 = 100mV 7 = -100mV | |
| 位 8 | DIAG_MODE_EN：啟用診斷模式 | |
| 0 = 禁用診斷電路 1 = 啟用診斷電路 | ||
| 位 7:4 | 必須寫入 0 | |
| 位 3:2 | FILTER_BW：濾波器轉角頻率 | |
| 0 = 8MHz（默認） 1 = 7MHz 2 = 10.5MHz 3 = 12MHz | ||
| 位 1:0 | HEADER_MODE：標頭輸出模式 | |
| 0 = 輸出為 ADC 數據（默認） 1 = 輸出為標頭數據 2 = [溫度數據、診斷數據、平均值、噪聲、(-1)、(-1)、(-1)、(-1)、(-1)]。重復此數據序列。 3 = 標頭數據、溫度數據、診斷數據、平均值、噪聲、ADC 數據。 更多信息，請參閱圖 7-14。 | ||
圖 7-31 寄存器 8 (08h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| C2_FIR | |||||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| DIG_GAIN_C1_FIR | |||||||
| 位 15:8 | C2_FIR：FIR 數字濾波器的系數 C2(1) | |
| 2 = 默認值 | ||
| 位 7:0 | DIG_GAIN_C1_FIR：所有通道共用的數字增益，抽取濾波器的系數 C1 | |
方程式 5.  其中：
更多信息，請參閱圖 7-4。 | ||
| 模式 | C1 功能 | |
| 具有 MULT_EN | DIG_GAIN | |
| 具有 DECIMATE_X_EN | FIR 數字濾波器的系數 C1 | |
| 5 = 默認值 | ||
(1) C1 至 C6 FIR 濾波器系數采用二進制補碼形式。
(2) Mod = 除法的余數。
圖 7-32 寄存器 9 (09h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| C4_FIR | |||||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| C3_FIR | |||||||
圖 7-33 寄存器 10 (0Ah)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| C6_FIR | |||||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| C5_FIR | |||||||
圖 7-34 寄存器 15 (0Fh)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | 0 | 0 | 0 | FAST_DGPO | 0 | 0 |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 位 15:11 和位 9:0 | 必須寫入 0 |
| 位 10 | FAST_DGPO：快速 DGPO 輸出緩沖器 |
| 0 = 默認強度（默認） 1 = D_GPO[x] 引腳上具有更高的驅動強度。 | |
| 必須寫入 0 |
圖 7-35 寄存器 19 (13h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | OB_DISABLE | STR_CTRL_CLK | STR_CTRL_DATA | ||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| STR_CTRL_DATA | 0 | 0 | 0 | 0 | 0 | 0 | |
| 位 15、位 5:0 | 必須寫入 0 | |||
| 位 14 | OB_DISABLE：CMOS 輸出緩沖器 D[11:0]，DCLK 禁用 | |||
| 0 = CMOS 輸出緩沖器處于活動狀態 1 = CMOS 輸出緩沖器處于高阻態 | ||||
| 位 13:10 | STR_CTRL_CLK：控制 CMOS 輸出 DCLK 緩沖器的強度 | |||
| STR_CTRL_CLK | 驅動強度 | DRVDD (V) | ||
| 0 | 默認強度 (CLOAD = 5pF) | 3.3 | ||
| 6 | 最大強度 (CLOAD = 15pF) | 3.3 | ||
| 5 | 默認強度 (CLOAD = 5pF) | 1.8 | ||
| 14 | 最大強度 (CLOAD = 15pF) | 1.8 | ||
| 所有其他選項保留。 | ||||
| 位 9:6 | STR_CTRL_DATA：控制 CMOS 輸出數據緩沖器的強度 | |||
| STR_CTRL_DATA | 驅動強度 | DRVDD (V) | ||
| 0 | 默認強度 (CLOAD = 5pF) | 3.3 | ||
| 6 | 最大強度 (CLOAD = 15pF) | 3.3 | ||
| 5 | 默認強度 (CLOAD = 5pF) | 1.8 | ||
| 14 | 最大強度 (CLOAD = 15pF) | 1.8 | ||
| 所有其他選項保留。 | ||||
圖 7-36 寄存器 21 (15h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| DELAY_COUNT[23:16] | |||||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| SAMPLE_COUNT[23:16] | |||||||
| 位 15:8 | DELAY_COUNT[23:16]：延遲計數器，高位 |
| 這些位以 tAFE_CLK 為單位確定延遲相位。 | |
| DELAY_PHASE = (DELAY_COUNT + 1) × tAFE_CLK. DELAY_COUNT 的有效范圍為 0 至 (224 – 2)。 DELAY_COUNT + SAMPLE_COUNT 的最大支持值為 (224 – 2)。 | |
| 位 7:0 | SAMPLE_COUNT[23:16]：采樣計數器，高位 |
| 這些位以 tAFE_CLK 為單位確定采樣相位。 | |
| 采樣相位 = (SAMPLE_COUNT + 1) × tAFE_CLK。 SAMPLE_COUNT 的有效范圍為 0 至 (224 – 2)。 DELAY_COUNT + SAMPLE_COUNT 的最大支持值為 (224 – 2)。 |
圖 7-37 寄存器 22 (16h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| DELAY_COUNT[15:0] | |||||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| DELAY_COUNT[15:0] | |||||||
| 位 15:0 | DELAY_COUNT[15:0]：延遲計數器，低位 |
| 這些位以 tAFE_CLK 為單位確定延遲相位。 | |
| DELAY_PHASE = (DELAY_COUNT + 1) × tAFE_CLK. DELAY_COUNT 的有效范圍為 0 至 (224 – 2)。 DELAY_COUNT + SAMPLE_COUNT 的最大支持值為 (224 – 2)。 |
圖 7-38 寄存器 23 (17h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| SAMPLE_COUNT[15:0] | |||||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| SAMPLE_COUNT[15:0] | |||||||
| 位 15:0 | SAMPLE_COUNT[15:0]：采樣計數器，低位 |
| 這些位以 tAFE_CLK 為單位確定采樣相位。 | |
| 采樣相位 = (SAMPLE_COUNT + 1) × tAFE_CLK。 SAMPLE_COUNT 的有效范圍為 0 至 (224 – 2)。 DELAY_COUNT + SAMPLE_COUNT 的最大支持值為 (224 – 2)。 |
圖 7-39 寄存器 24 (18h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| TRIG_FALL | DSYNC1_ START_LOW | 0 | DSYNC_EN | 0 | COMP_DSYNC1[15:6] | ||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| COMP_DSYNC1[15:6] | 0 | ||||||
| 位 15 | TRIG_FALL |
| 0 = TRIG 事件位于 TRIG 上升沿 1 = TRIG 事件位于 TRIG 下降沿 | |
| 位 14 | DSYNC1_START_LOW：選擇 DSYNC1 起始電平 |
| 0 = DSYNC1 以邏輯高電平啟動（默認） 1 = DSYNC1 以邏輯低電平啟動 | |
| 位 13 | 必須寫入 0 |
| 位 12 | DSYNC_EN：啟用 DSYNC1/2 生成 |
| 0 = 禁用 DSYNC1/2 信號（默認 - 邏輯低電平） 1 = 啟用 DSYNC1/2 信號 | |
| 位 11 | 必須寫入 0 |
| 位 10:1 | COMP_DSYNC1[15:6]：DSYNC1，高位 |
| 這些位以 tAFE_CLK 周期數確定 DSYNC1 周期。當 COMP_DSYNC1 = 0 或 1 時，DSYNC1 為靜態。 | |
| 位 0 | 必須寫入 0 |
圖 7-40 寄存器 25 (19h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| COMP_DSYNC1[5:0] | 0 | 0 | |||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| DSYNC2_LOW[23:16] | |||||||
| 位 15:10 | COMP_DSYNC1[5:0]：DSYNC1，低位 |
| 這些位以 tAFE_CLK 周期數確定 DSYNC1 周期。當 COMP_DSYNC1 = 0 或 1 時，DSYNC1 為靜態。 | |
| 位 9:8 | 必須寫入 0 |
| 位 7:0 | DSYNC2_LOW[23:16]：DSYNC2，高位 |
| DSYNC2 的低電平脈沖持續時間，以 tAFE_CLK 時鐘數表示。 |
圖 7-41 寄存器 26 (1Ah)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| DSYNC2_LOW[15:0] | |||||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| DSYNC2_LOW[15:0] | |||||||
| 位 15:0 | DSYNC2_LOW[15:0]：DSYNC2，低位 |
| DSYNC2 的低電平脈沖持續時間，以 tAFE_CLK 時鐘數表示。 |
圖 7-42 寄存器 27 (1Bh)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| DSYNC1_HIGH | |||||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| DSYNC1_HIGH | |||||||
| 位 15:0 | DSYNC1_HIGH：DSYNC1 |
| DSYNC1 的高電平脈沖持續時間，以 tAFE_CLK 時鐘數表示。 | |
| DSYNC1 高電平 = 在[(DSYNC1_HI + COMP_DSYNC1 ÷ 2) Mod (1) COMP_DSYNC1] 內為高電平(1) |
(1) Mod = 除法的余數
圖 7-43 寄存器 29 (1Dh)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| OFFSET_DIS | 0 | STAT_CH_SEL | 0 | 0 | STAT_CALC_CYCLE | ||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| STAT_CALC_CYCLE | 0 | 0 | 0 | 0 | STAT_CH_AUTO_SEL | ||
| 位 15 | OFFSET_DIS：通道輸出的旁路偏移增量 |
| 0 = 默認。OFFSET_CHx 寄存器值會加到通道輸出上。 1 = 禁用偏移。OFFSET_CHx 寄存器值不會加到通道輸出上。 | |
| 位 14 | 始終寫入 0 |
| 位 13:12 | STAT_CH_SEL：用于 STAT 模塊計算的手動通道選擇 |
| 0 = 通道 1 1 = 通道 2 2 = 通道 3 3 = 通道 4 | |
| 位 11:10 | 始終寫入 0 |
| 位 9:5 | STAT_CALC_CYCLE |
| 用于 STAT 計算的 ADC 樣本數 = 2STAT_CALC_CYCLE+1，STAT_CALC_CYCLE 范圍 = 0 至 30 | |
| 以及位 4:1 | 始終寫入 0 |
| 位 0 | STAT_CH_AUTO_SEL：用于 SNR 計算的自動通道選擇 |
| 0 = 靜態，計算基于 STAT_CH_SEL 選擇 1 = 自動，全部四個通道按順序完成計算 |
圖 7-44 寄存器 30 (1Eh)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | MULT_EN |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| FILT_EN | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 位 15:9 | 必須寫入 0 |
| 位 8 | MULT_EN：通道乘法器使能 |
| 0 = 禁用乘法器 1 = 啟用乘法器。對于數字增益，必須寫入 DIG_GAIN_C1_FIR。 | |
| 位 7 | FILT_EN：數字抽取濾波器使能 |
| 0 = 禁用濾波器 1 = 啟用標準 11 抽頭對稱 FIR 數字濾波器。 | |
| 位 6:0 | 必須寫入 0 |
圖 7-45 寄存器 32 (20h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | 0 | 0 | HEADER_CH1 | |||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| HEADER_CH1 | |||||||
| 位 15:12 | 必須寫入 0 |
| 位 11:0 | HEADER_CH1：通道 1 的標頭信息 |
| 這些位提供通道 1 的標頭信息。 |
圖 7-46 寄存器 33 (21h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| CH_OUT_DIS1 | AUX_CH1_EN | PDN_CH1 | INVERT_ CH1 | 0 | 0 | OFFSET_CH1 | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| OFFSET_CH1 | |||||||
| 位 15 | CH_OUT_DIS1：通道 1 禁用 |
| 通道 1 未多路復用輸出。 | |
| 0 = 通道 1 為輸出（默認） 1 = 通道 1 不是輸出 | |
| 位 14 | AUX_CH1_EN：啟用通道 1 的輔助通道 |
| 0 = 濾波器（默認） 1 = 輔助 | |
| 位 13 | PDN_CH1：通道 1 斷電 |
| 0 = 運行（默認） 1 = 斷電 | |
| 位 12 | INVERT_CH1：反轉通道 1 輸出 |
| 0 = 正常輸出（默認） 1 = 反轉輸出 | |
| 位 11:10 | 必須寫入 0 |
| 位 9:0 | OFFSET_CH1：通道 1 范圍的輸出偏移 |
| 輸出偏移值 = OFFSET_CH1 ÷ 4，輸出偏移值會加到通道輸出上。 |
圖 7-47 寄存器 34 (22h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | MEAN_CH1 | |||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| MEAN_CH1 | |||||||
| 位 15:14 | 必須寫入 0 |
| 位 13:0 | MEAN_CH1：通道 1 的平均值（只讀寄存器） |
| 這些位提供由 STAT 模塊為通道 1 計算的平均值信息。 |
圖 7-48 寄存器 35 (23h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | NOISE_CH1 | |||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| NOISE_CH1 | |||||||
| 位 15:14 | 必須寫入 0 |
| 位 13:0 | NOISE_CH1：通道 1 的噪聲（只讀寄存器） |
| 這些位提供由 STAT 模塊為通道 1 計算的噪聲信息。 |
圖 7-49 寄存器 36 (24h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | 0 | 0 | HEADER_CH2 | |||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| HEADER_CH2 | |||||||
| 位 15:12 | 必須寫入 0 |
| 位 11:0 | HEADER_CH2：通道 2 的標頭信息 |
| 這些位提供通道 2 的標頭信息。 |
圖 7-50 寄存器 37 (25h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| CH_OUT_DIS2 | AUX_CH2_EN | PDN_CH2 | INVERT_CH2 | 0 | 0 | OFFSET_CH2 | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| OFFSET_CH2 | |||||||
| 位 15 | CH_OUT_DIS2：通道 2 禁用 |
| 通道 2 未多路復用輸出。 | |
| 0 = 通道 2 為輸出（默認） 1 = 通道 2 不是輸出 | |
| 位 14 | AUX_CH2_EN：啟用通道 2 的輔助通道 |
| 0 = 濾波器（默認） 1 = 輔助 | |
| 位 13 | PDN_CH2：通道 2 斷電 |
| 0 = 運行（默認） 1 = 斷電 | |
| 位 12 | INVERT_CH2：反轉通道 2 輸出 |
| 0 = 正常（默認） 1 = 反轉輸出 | |
| 位 11:10 | 必須寫入 0 |
| 位 9:0 | OFFSET_CH2：通道 2 的輸出偏移 |
| 輸出偏移值 = OFFSET_CH2 ÷ 4，輸出偏移值會加到通道輸出上 |
圖 7-51 寄存器 38 (26h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | MEAN_CH2 | |||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| MEAN_CH2 | |||||||
| 位 15:14 | 必須寫入 0 |
| 位 13:0 | MEAN_CH2：通道 2 的平均值（只讀寄存器） |
| 這些位提供由 STAT 模塊為通道 2 計算的平均值信息。 |
圖 7-52 寄存器 39 (27h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | NOISE_CH2 | |||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| NOISE_CH2 | |||||||
| 位 15:14 | 必須寫入 0 |
| 位 13:0 | NOISE_CH2：通道 2 的噪聲（只讀寄存器） |
| 這些位提供由 STAT 模塊為通道 2 計算的噪聲信息。 |
圖 7-53 寄存器 40 (28h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | 0 | 0 | HEADER_CH3 | |||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| HEADER_CH3 | |||||||
| 位 15:12 | 必須寫入 0 |
| 位 11:0 | HEADER_CH3：通道 3 的標頭信息 |
| 這些位提供通道 3 的標頭信息。 |
圖 7-54 寄存器 41 (29h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| CH_OUT_DIS3 | AUX_CH3_EN | PDN_CH3 | INVERT_CH3 | 0 | 0 | OFFSET_CH3 | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| OFFSET_CH3 | |||||||
| 位 15 | CH_OUT_DIS3：通道 3 禁用 |
| 通道 3 未多路復用輸出。 | |
| 0 = 通道 3 為輸出（默認） 1 = 通道 3 不是輸出 | |
| 位 14 | AUX_CH3_EN：啟用通道 3 的輔助通道 |
| 0 = 濾波器（默認） 1 = 輔助 | |
| 位 13 | PDN_CH3：通道 3 斷電 |
| 0 = 運行（默認） 1 = 斷電 | |
| 位 12 | INVERT_CH3：反轉通道 3 輸出 |
| 0 = 正常（默認） 1 = 反轉輸出 | |
| 位 11:10 | 必須寫入 0 |
| 位 9:0 | OFFSET_CH3：通道 3 的輸出偏移 |
| 輸出偏移值 = OFFSET_CH3 ÷ 4，輸出偏移值會加到通道輸出上 |
圖 7-55 寄存器 42 (2Ah)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | MEAN_CH3 | |||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| MEAN_CH3 | |||||||
| 位 15:14 | 必須寫入 0 |
| 位 13:0 | MEAN_CH3：通道 3 的平均值（只讀寄存器） |
| 這些位提供由 STAT 模塊為通道 3 計算的平均值信息。 |
圖 7-56 寄存器 43 (2Bh)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | NOISE_CH3 | |||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| NOISE_CH3 | |||||||
| 位 15:14 | 必須寫入 0 |
| 位 13:0 | NOISE_CH3：通道 3 的噪聲（只讀寄存器） |
| 這些位提供由 STAT 模塊為通道 3 計算的噪聲信息。 |
圖 7-57 寄存器 44 (2Ch)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | 0 | 0 | HEADER_CH4 | |||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| HEADER_CH4 | |||||||
| 位 15:12 | 必須寫入 0 |
| 位 11:0 | HEADER_CH4：通道 4 的標頭信息 |
| 這些位提供通道 4 的標頭信息。 |
圖 7-58 寄存器 45 (2Dh)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| CH_OUT_DIS4 | AUX_CH4_EN | PDN_CH4 | INVERT_CH4 | 0 | 0 | OFFSET_CH4 | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| OFFSET_CH4 | |||||||
| 位 15 | CH_OUT_DIS1：通道 4 禁用 |
| 通道 4 未多路復用輸出。 | |
| 0 = 通道 4 為輸出（默認） 1 = 通道 4 不是輸出 | |
| 位 14 | AUX_CH4_EN：啟用通道 4 的輔助通道 |
| 0 = 濾波器（默認） 1 = 輔助 | |
| 位 13 | PDN_CH4：通道 4 斷電 |
| 0 = 運行（默認） 1 = 斷電 | |
| 位 12 | INVERT_CH4：反轉通道 4 輸出 |
| 0 = 正常（默認） 1 = 反轉輸出 | |
| 位 11:10 | 必須寫入 0 |
| 位 9:0 | OFFSET_CH4：通道 4 的輸出偏移 |
| 輸出偏移值 = OFFSET_CH4 ÷ 4，輸出偏移值會加到通道輸出上 |
圖 7-59 寄存器 46 (2Eh)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | MEAN_CH4 | |||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| MEAN_CH4 | |||||||
| 位 15:14 | 必須寫入 0 |
| 位 13:0 | MEAN_CH4：通道 4 的平均值（只讀寄存器） |
| 這些位提供由 STAT 模塊為通道 4 計算的平均值信息。 |
圖 7-60 寄存器 47 (2Fh)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | NOISE_CH4 | |||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| NOISE_CH4 | |||||||
| 位 15:14 | 必須寫入 0 |
| 位 13:0 | NOISE_CH4：通道 4 的噪聲（只讀寄存器） |
| 這些位提供由 STAT 模塊為通道 4 計算的噪聲信息。 |
圖 7-61 寄存器 65 (41h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | 0 | 0 | 0 | TERM_INT_ 20K_AUX | 0 | 0 |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 位 15:11 | 必須寫入 0 |
| 位 10 | TERM_INT_20K_AUX：輔助輸入端接 |
| 該位對所有通道通用。該位提供 20kΩ 的輔助輸入內部差分端接。 | |
| 0 = 2kΩ 差分電阻（默認） 1 = 20kΩ 差分電阻 | |
| 位 9:0 | 必須寫入 0 |
圖 7-62 寄存器 69 (45h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| TERM_INT_ 20K_LNA | LNA_GAIN | PGA_GAIN | |||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| PGA_GAIN | EQ_EN | 0 | 0 | 0 | 0 | 0 | 0 |
| 位 15 | TERM_INT_20K_LNA：LNA 輸入端接 | |
| 該位對所有通道通用。該位提供 20kΩ 的 LNA 輸入內部差分端接。 | ||
| 0 = 2kΩ 差分電阻（默認） 1 = 20kΩ 差分電阻 | ||
| 位 14:13 | LNA_GAIN：LNA 增益 | |
| 這些位對所有通道通用。 | ||
| 0 = 15dB（默認） 1 = 18dB 2 = 12dB 3 = 16.5dB | ||
| 位 12:7 | PGA_GAIN：PGA 增益 | |
| 這些位對所有通道通用。PGA 增益 = 0dB、3dB、6dB、9dB、12dB、15dB、18dB、21dB、24dB、27dB 和 30dB。 | ||
| 0 = 0dB 1 = 3dB 2 = 6dB 3 = 9dB 4 = 12dB 5 = 15dB | 6 = 18dB 7 = 21dB 8 = 24dB 9 = 27dB 10 = 30dB | |
| 位 6 | EQ_EN：均衡器使能 | |
| 這些位對所有通道通用。 | ||
| 0 = 禁用（默認） 1 = 啟用 | ||
| 位 5:0 | 必須寫入 0 | |
圖 7-63 寄存器 70 (46h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | HPL_EN | 0 | 0 | 0 | 0 | 0 | 0 |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 0 | 0 | 0 | 0 | 0 | 0 | VOUT_ON_ADC | |
| 位 15 | 必須寫入 0 |
| 位 14 | HPL_EN：高性能線性模式 |
| 0 = 默認 1 = 通過增加功率耗散改善線性度 (HD3) | |
| 位 13:2 | 必須寫入 0 |
| 位 1:0 | VOUT_ON_ADC：檢查 ADC 輸入上的模擬塊輸出 |
| 0 = LNA + 抗混疊濾波器 + ADC（默認） 1 = LNA + ADC 2 = AMP1 + ADC 3 = AMP2 + ADC |
圖 7-64 寄存器 71 (47h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 0 | 0 | 0 | 0 | HIGH_POW_ LNA | EQ_EN_LOW_ FC | 0 | 0 |
| 位 15:4 | 必須寫入 0 |
| 位 3 | HIGH_POW_LNA |
| 0 = 默認模式 1 = 與默認模式相比，高功率 LNA 可改善高 LNA 和 PGA 增益下的通道輸入參考噪聲。此模式會增加功耗。 | |
| 位 2 | EQ_EN_LOW_FC：啟用均衡器低頻轉角頻率 |
| 0 = 禁用 1 = 啟用；還必須針對此模式啟用 EQ_EN | |
| 位 1:0 | 必須寫入 0 |
圖 7-65 寄存器 100 (64h)
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| 0 | HF_AFE_CLK_EN | 0 | 0 | 0 | 0 | 0 | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 位 15 | 必須寫入 0 |
| 位 14:13 | HF_AFE_CLK_EN |
| 0 = 默認 3 = 對于 fAFE_CLK > 25 MHz（在抽取模式下） | |
| 位 12:0 | 必須寫入 0 |