ZHCSYP7 September 2025 AFE53004W
PRODUCTION DATA
| 參數 | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| 靜態性能 | ||||||
| 分辨率 | AFE63004W | 12 | 位 | |||
| AFE53004W | 10 | |||||
| INL | 積分非線性(1) | AFE63004W | -5 | 5 | LSB | |
| AFE53004W | -1.25 | 1.25 | ||||
| DNL | 微分非線性(1) | -1 | 1 | LSB | ||
| 零代碼誤差(4) | 將 0d 編碼至 DAC，外部基準，VDD= 5.5V | 6 | 12 | mV | ||
| 將 0d 編碼到 DAC 中，內部 VREF，增益 = 4 ×， VDD = 5.5V |
6 | 15 | ||||
| 零代碼誤差溫度系數(4) | ±10 | μV/°C | ||||
| 偏移誤差(4) (6) | 1.7V ≤ VDD < 2.7V，VFB 引腳短接至 VOUT，DAC 代碼：12 位分辨率為 32d | -0.75 | 0.3 | 0.75 | %FSR | |
| 2.7V ≤ VDD ≤ 5.5V，VFB 引腳短接至 VOUT，DAC 代碼：12 位分辨率為 32d | -0.5 | 0.25 | 0.5 | |||
| 偏移誤差溫度系數(4) | VFB 引腳短接至 VOUT，DAC 代碼：12 位分辨率為 32d，10 位分辨率為 8d | ±0.0003 | %FSR/°C | |||
| 增益誤差(4) | 端點代碼之間：12 位分辨率為 32d 至 4064d，10 位分辨率為 8d 至 1016d | -0.5 | 0.25 | 0.5 | %FSR | |
| 增益誤差溫度系數(4) | 端點代碼之間：12 位分辨率為 32d 至 4064d，10 位分辨率為 8d 至 1016d | ±0.0008 | %FSR/°C | |||
| 滿量程誤差(4)(6) | 1.7V ≤ VDD < 2.7V，DAC（滿量程） | -1 | 1 | %FSR | ||
| 2.7V ≤ VDD ≤ 5.5V，DAC（滿量程） | -0.5 | 0.5 | ||||
| 滿量程誤差溫度系數(4) | DAC 處于滿量程 | ±0.0008 | %FSR/°C | |||
| 輸出 | ||||||
| 輸出電壓 | 基準連接到 VDD | 0 | VDD | V | ||
| CL | 容性負載(2) | RL = 無限，相位裕度 = 30° | 200 | pF | ||
| 相位裕度 = 30° | 1000 | |||||
| 短路電流 | VDD = 1.7V，滿量程輸出短接至 AGND 或 零標度輸出短接至 VDD |
15 | mA | |||
| VDD = 2.7V，滿量程輸出短接至 AGND 或 零標度輸出短接至 VDD |
50 | |||||
| VDD = 5.5V，滿量程輸出短接至 AGND 或 零標度輸出短接至 VDD |
60 | |||||
| 輸出電壓余量(2) | 至 VDD（DAC 輸出空載，內部基準 = 1.21V），VDD ≥ 1.21V ? 增益 + 0.2V | 0.2 | V | |||
| 至 VDD 和 AGND， （DAC 輸出空載，VDD 處的外部基準（增益 = 1 ×），VREF 引腳未短接至 VDD） |
0.8 | %FSR | ||||
| 至 VDD 和 AGND（VDD = 5.5V 時 ILOAD = 10mA，VDD = 2.7V 時 ILOAD = 3mA，VDD = 1.8V 時 ILOAD = 1mA）， VDD 處的外部基準（增益 = 1 ×），VREF 引腳未短接至 VDD |
10 | |||||
| ZO | VFB 直流輸出阻抗(3) | DAC 輸出已啟用，內部基準（增益 = 1.5 × 或 2 ×）或 VDD 處的外部基準（增益 = 1 ×），VREF 引腳未短接至 VDD | 400 | 500 | 600 | kΩ |
| DAC 輸出已啟用，內部 VREF，增益 = 3 × 或 4 × | 325 | 400 | 485 | |||
| 電源抑制比（直流） | 內部 VREF，增益 = 2 ×，DAC 處于中標度， VDD = 5V ±10% |
0.25 | mV/V | |||
| 動態性能 | ||||||
| tsett | 輸出電壓建立時間 | 1/4 至 3/4 標度和 3/4 至 1/4 標度趨穩至 10%FSR，VDD = 5.5V | 20 | μs | ||
| 1/4 至 3/4 標度和 3/4 至 1/4 標度趨穩至 10%FSR，VDD = 5.5V，內部 VREF，增益 = 4 × | 25 | |||||
| 壓擺率 | VDD = 5.5V | 0.3 | V/μs | |||
| 上電干擾幅度 | 啟動時（DAC 輸出被禁用） | 75 | mV | |||
| 啟動時（DAC 輸出被禁用），RL = 100kΩ | 200 | |||||
| 輸出使能干擾幅度 | DAC 輸出從禁用至啟用（DAC 寄存器處于零標度），RL = 100kΩ | 250 | mV | |||
| Vn | 輸出噪聲電壓（峰峰值） | f = 0.1Hz 至 10Hz，DAC 位于中標度，VDD = 5.5V | 50 | μVPP | ||
| 內部 VREF，增益 = 4 ×，f = 0.1Hz 至 10Hz， DAC 處于中標度，VDD = 5.5V |
90 | |||||
| 輸出噪聲密度 | f = 1kHz，DAC 位于中標度，VDD = 5.5V | 0.35 | μV/√Hz | |||
| 內部 VREF，增益 = 4×，f = 1kHz，DAC 處于中標度，VDD = 5.5V | 0.9 | |||||
| 電源抑制比（交流）(3) | 內部 VREF，增益 = 4 ×，200mV 50Hz 或 60Hz 正弦波疊加在電源電壓上，DAC 處于中標度 | -68 | dB | |||
| 代碼變化干擾脈沖 | 圍繞中標度的 ±1LSB 變化（包括饋通） | 10 | nV-s | |||
| 代碼變化干擾脈沖幅度 | 圍繞中標度的 ±1LSB 變化（包括饋通） | 15 | mV | |||
| POWER | ||||||
| IDD | 流入 VDD 的電流(4) (5) | 正常運行，DAC 處于滿量程，數字引腳靜態，外部基準處于 VDD，但 VREF 引腳未短接至 VDD | 35 | 50 | μA/ch | |