ZHCSYP7 September 2025 AFE53004W
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
當(dāng) CMP-X-MODE 位設(shè)置為 01b 時(shí),比較器模式提供遲滯,如表 6-3 所示。遲滯由 DAC-X-MARGIN-HIGH 和 DAC-X-MARGIN-LOW 寄存器提供,如圖 6-8 所示。
當(dāng) DAC-X-MARGIN-HIGH 設(shè)置為全代碼或 DAC-X-MARGIN-LOW 設(shè)置為零代碼時(shí),比較器用作鎖存比較器,即在超過閾值后鎖存輸出。通過寫入 COMMON DAC-TRIG 寄存器中相應(yīng)的 RST-CMP-FLAG-X 位,可以復(fù)位鎖存輸出。圖 6-9 展示了具有低電平有效輸出的鎖存比較器的行為,而圖 6-10 展示了具有高電平有效輸出的鎖存比較器的行為。