ZHCSYP7 September 2025 AFE53004W
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 引腳配置和功能
-
5 規格
- 5.1 絕對最大額定值
- 5.2 ESD 等級
- 5.3 建議運行條件
- 5.4 熱性能信息
- 5.5 電氣特性，電壓輸出
- 5.6 電氣特性，電流輸出
- 5.7 電氣特性，比較器模式
- 5.8 電氣特性，ADC 輸入
- 5.9 電氣特性，一般
- 5.10 時序要求，I2C 標準模式
- 5.11 時序要求，I2C 快速模式
- 5.12 時序要求，I2C 快速+ 模式
- 5.13 時序要求，SPI 寫入操作
- 5.14 時序要求，SPI 讀取和菊花鏈操作 (FSDO = 0)
- 5.15 時序要求，SPI 讀取和菊花鏈操作 (FSDO = 1)
- 5.16 時序要求，GPIO
- 5.17 時序圖
- 5.18 典型特性：電壓輸出
- 5.19 典型特性：電流輸出
- 5.20 典型特性：ADC
- 5.21 典型特性：比較器
- 5.22 典型特性：通用
- 6 詳細說明
-
7 寄存器映射
- 7.1 NOP 寄存器（地址 = 00h）[復位 = 0000h]
- 7.2 DAC-X-MARGIN-HIGH 寄存器（地址 = 01h、07h、0Dh、13h）[復位 = 0000h]
- 7.3 DAC-X-MARGIN-LOW 寄存器（地址 = 02h、08h、0Eh、14h）[復位 = 0000h]
- 7.4 DAC-X-VOUT-CMP-CONFIG 寄存器（地址 = 03h、09h、0Fh、15h）[復位 = 0000h]
- 7.5 DAC-X-IOUT-MISC-CONFIG 寄存器（地址 = 04h、0Ah、10h、16h）[復位 = 0000h]
- 7.6 DAC-X-CMP-MODE-CONFIG 寄存器（地址 = 05h、0Bh、11h、17h）[復位 = 0000h]
- 7.7 DAC-X-FUNC-CONFIG 寄存器（地址 = 06h、0Ch、12h、18h）[復位 = 0000h]
- 7.8 DAC-X-DATA 寄存器（地址 = 19h、1Ah、1Bh、1Ch）[復位 = 0000h]
- 7.9 ADC-CONFIG-TRIG 寄存器（地址 = 1Dh）[復位 = 0000h]
- 7.10 ADC-DATA 寄存器（地址 = 1Eh）[復位 = 0000h]
- 7.11 COMMON-CONFIG 寄存器（地址 = 1Fh）[復位 = 0FFFh]
- 7.12 COMMON-TRIGGER 寄存器（地址 = 20h）[復位 = 0000h]
- 7.13 COMMON-DAC-TRIG 寄存器（地址 = 21h）[復位 = 0000h]
- 7.14 GENERAL-STATUS 寄存器（地址 = 22h）[復位 = 00h、DEVICE-ID、VERSION-ID]
- 7.15 CMP-STATUS 寄存器（地址 = 23h）[復位 = 0000h]
- 7.16 GPIO-CONFIG 寄存器（地址 = 24h）[復位 = 0000h]
- 7.17 DEVICE-MODE-CONFIG 寄存器（地址 = 25h）[復位 = 0000h]
- 7.18 INTERFACE-CONFIG 寄存器（地址 = 26h）[復位 = 0000h]
- 7.19 SRAM-CONFIG 寄存器（地址 = 2Bh）[復位 = 0000h]
- 7.20 SRAM-DATA 寄存器（地址 = 2Ch）[復位 = 0000h]
- 7.21 DAC-X-DATA-8BIT 寄存器（地址 = 40h、41h、42h、43h）[復位 = 0000h]
- 7.22 BRDCAST-DATA 寄存器（地址 = 50h）[復位 = 0000h]
- 7.23 PMBUS-PAGE 寄存器 [復位 = 0300h]
- 7.24 PMBUS-OP-CMD-X 寄存器 [復位 = 0000h]
- 7.25 PMBUS-CML 寄存器 [復位 = 0000h]
- 7.26 PMBUS-VERSION 寄存器 [復位 = 2200h]
- 8 應用和實施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機械、封裝和可訂購信息
6.3.1 智能模擬前端轉換器 (AFE) 架構
AFEx3004W DAC 渠道采用具有一個電壓輸出放大器和一個外部 FB 引腳和電壓電流轉換器的串式架構。節 6.2 展示了方框圖中的 DAC 架構，該架構采用 1.8V 至 5.5V 電源供電。AFE 具有 1.21V 的內部電壓基準。可以選擇 VREF 引腳上的外部基準，電源作為基準或具有可配置增益選項的內部基準。電壓輸出模式使用這三個基準選項之一，并且每個 DAC 通道都可以獨立配置。電流輸出模式使用內部帶隙來生成電流輸出。電壓和電流輸出模式均支持多個可編程輸出范圍。
AFEx3004W 在通道 3 上包含一個 10 位逐次逼近寄存器 (SAR) ADC。如果通道 3 配置為 ADC 模式，則任何其他模擬通道均可配置為 ADC 輸入。每個通道都可獨立配置 ADC 基準，并且 DAC 配置中提供了相同的基準選項。下圖顯示展示了啟用了 ADC 的 AFE 架構。
圖 6-3 啟用的 ADC 器件功能圖AFEx3004W 器件在 VDD 關閉時支持高阻態輸出，能夠在強制電壓高達 1.25V 的條件下在輸出引腳上保持極低的泄漏電流。默認情況下，模擬輸出引腳也會以高阻抗模式啟動。要將加電模式更改為 10kΩ GND 或 100kΩ GND，需對 COMMON-CONFIG 寄存器中相應的 VOUT-PDN-X 字段進行編程，并將這些位加載到器件 NVM 中。
AFEx3004W 器件支持每個通道的獨立可編程比較器模式。相應的 FBx 引腳充當比較器的輸入。AFE 架構支持使用寄存器設置反轉比較器輸出。比較器輸出可以是推挽式或開漏式。比較器模式支持使用裕度高 和裕度低 寄存器字段的可編程遲滯、鎖存比較器和窗口比較器。比較器輸出可由器件在內部訪問。
AFEx3004W 器件包括一個智能 功能集，可實現無處理器運行和高度集成。NVM 支持可預測的啟動。在沒有處理器時，或者處理器或軟件出現故障時，GPIO 在沒有 I2C 接口的情況下觸發模擬輸出。集成功能和 FBx 引腳可為控制應用啟用 PWM 輸出。FBx 引腳使該器件能夠用作可編程比較器。AFE 還具有數字壓擺率控制。