ZHCSYP7 September 2025 AFE53004W
PRODUCTION DATA
| 引腳 | 類型 | 說明 | |
|---|---|---|---|
| 編號 | 名稱 | ||
| A1 | VREF | 電源 | 外部基準輸入。在 VREF 和 AGND 間連接一個電容器(約 0.1μF)。 當外部基準未使用時,應使用一個上拉電阻器連接到 VDD。請勿在 VDD 之前斜升此引腳。如果使用外部基準,需確保基準在 VDD 之后斜升。 |
| A2 | OUT3/ADC | 輸出 | 電壓或電流輸出模式下 DAC 通道 3 的模擬輸出。ADC 模式下 ADC 通道 3 的輸入。 |
| A3 | OUT2 | 輸出 | DAC 通道 2 的模擬輸出。在 ADC 模式下未連接;保持懸空。 |
| A4 | GPIO/SDO | 輸入/輸出 | 通用輸入/輸出可配置為 LDAC、PD、PROTECT、RESET、SDO 和 STATUS。對于 STATUS 和 SDO,需使用外部上拉電阻器將引腳連接到 IO 電壓。如果未使用,需使用外部電阻器將 GPIO 引腳連接到 VDD 或 AGND。此引腳不得在 VDD 之前斜升。 |
| B1 | VDD | 電源 | 電源電壓。 |
| B2 | FB3/AEN | 輸入 | 通道 3 的電壓反饋引腳。在電壓輸出模式下,連接至 OUT3 以實現閉環放大器輸出。在電流輸出模式下,保持 FB3 引腳未連接,以盡可能減少泄漏電流。在 ADC 模式下,通過上拉電阻連接到 VDD。 |
| B3 | FB2/AIN2 | 輸入 | 通道 2 的電壓反饋引腳。在電壓輸出模式下,連接至 OUT2 以實現閉環放大器輸出。在電流輸出模式下,保持 FB2 引腳未連接,以盡可能減少泄漏電流。在 ADC 模式下,ADC 通道 2 的輸入。 |
| B4 | SCL/SYNC | 輸出 | I2C 串行接口時鐘或 SPI 芯片選擇輸入。使用外部上拉電阻器將此引腳連接到 IO 電壓。此引腳不得在 VDD 之前斜升。 |
| C1 | AGND | 接地 | 此器件上用于所有電路的接地參考點。 |
| C2 | FB0/AIN0 | 輸入 | 通道 0 的電壓反饋引腳。在電壓輸出模式下,連接至 OUT0 以實現閉環放大器輸出。在電流輸出模式下,保持 FB0 引腳未連接,以盡可能減少泄漏電流。在 ADC 模式下,ADC 通道 0 的輸入。 |
| C3 | FB1/AIN1 | 輸入 | 通道 1 的電壓反饋引腳。在電壓輸出模式下,連接至 OUT1 以實現閉環放大器輸出。在電流輸出模式下,保持 FB1 引腳未連接,以盡可能減少泄漏電流。在 ADC 模式下,ADC 通道 1 的輸入。 |
| C4 | A0/SDI | 輸入 | 用于 I2C 的地址配置引腳或用于 SPI 的串行數據輸入。 對于 A0,需將此引腳連接到 VDD、AGND、SDA 或 SCL 以進行地址配置 (節 6.5.2.2.1)。 對于 SDI,無需上拉或下拉此引腳。此引腳不得在 VDD 之前斜升。 |
| D1 | CAP | 電源 | 用于內部 LDO 的外部旁路電容器。在 CAP 和 AGND 間連接一個電容器(約 1.5μF)。 |
| D2 | OUT0 | 輸出 | DAC 通道 0 的模擬輸出。在 ADC 模式下未連接;保持懸空。 |
| D3 | OUT1 | 輸出 | DAC 通道 1 的模擬輸出。在 ADC 模式下未連接;保持懸空。 |
| D4 | SDA/SCLK | 輸入/輸出 | 雙向 I2C 串行數據總線或 SPI 時鐘輸入。在 I2C 模式下,使用外部上拉電阻器將此引腳連接到 IO 電壓。此引腳不得在 VDD 之前斜升。 |