ZHCSTG5A October 2023 – February 2025 ADC12QJ1600-SEP
PRODUCTION DATA
四通道器件每個模擬輸入端的輸入失調電壓可通過 OFSxy 寄存器進行調整,其中 x 表示 ADC 內核(0、1、2、3、4 或 5)、y 表示 ADC 內核 2(A 或 B)和內核 3(C 或 D)的模擬輸入。在 ADC 內核 0、1、4 和 5 中,省略了 y 參數,因為這些內核始終對相同的模擬輸入進行采樣。在 ADC 內核 0 和 1 中,省略了 y 參數,因為這些內核始終對相同的模擬輸入進行采樣。在單通道器件中,x 表示 ADC 內核(0 或 2),ADC 內核 0 省略了 y 參數,因為內核始終對相同的模擬輸入進行采樣。差分調節范圍約為 33mV 至 -33mV。更多信息,請參閱校準模式和修整部分。