ZHCAAH1A February 2020 – June 2021 66AK2E05 , 66AK2G12 , 66AK2H06 , 66AK2H12 , 66AK2H14 , 66AK2L06 , TMS320C6652 , TMS320C6654 , TMS320C6655 , TMS320C6657 , TMS320C6670 , TMS320C6671 , TMS320C6672 , TMS320C6674 , TMS320C6678
為了保護數據完整性，DDR3 存儲器控制器支持對存儲器中 ECC 保護地址范圍內寫入或讀取的數據進行 ECC。8 位 ECC 是基于 64 位數據量計算的，并對該數據量進行單錯校正雙錯檢測 (SECDED)。系統必須確保從 ECC 保護區域發起的任何突發訪問均不能跨越至未保護區域，反之亦然。
EMIF 中使用的 ECC 算法是行業標準的海明碼 (72,64) SECDED 算法。
有關 MSMC 中 EDC 實現的完整詳細信息，請參閱《KeyStone II 架構多核共享存儲器控制器 (MSMC) 用戶指南》 和《KeyStone II 架構多核共享存儲器控制器 (MSMC) 用戶指南》。