66AK2E05

正在供貨

高性能多核 DSP+Arm - 4 個 Arm A15 內(nèi)核、1 個 C66x DSP 內(nèi)核、NetCP、10GbE 開關

產(chǎn)品詳情

CPU 4 Arm Cortex-A15 Frequency (MHz) 1250, 1400 Coprocessors C66x DSP Protocols Ethernet PCIe 4 PCIe Gen 2 Hardware accelerators Packet Accelerator, Security Accelerator Features Networking Operating system Linux, RTOS Security Cryptographic acceleration, Device attestation & anti-counterfeit, Secure boot Rating Catalog Operating temperature range (°C) -40 to 100
CPU 4 Arm Cortex-A15 Frequency (MHz) 1250, 1400 Coprocessors C66x DSP Protocols Ethernet PCIe 4 PCIe Gen 2 Hardware accelerators Packet Accelerator, Security Accelerator Features Networking Operating system Linux, RTOS Security Cryptographic acceleration, Device attestation & anti-counterfeit, Secure boot Rating Catalog Operating temperature range (°C) -40 to 100
FCBGA (ABD) 1089 729 mm2 27 x 27
  • ARM Cortex-A15 MPCore CorePac
    • 多達 4 個 ARM Cortex-A15 處理器內(nèi)核，處理速度高達 1.4GHz
    • 所有 Cortex-A15 處理器內(nèi)核共享 4MB L2 緩存
    • 完全執(zhí)行 ARMv7-A 架構(gòu)指令集
    • 每個內(nèi)核具有 32KB L1 指令和數(shù)據(jù)緩存
    • AMBA 4.0 AXI 一致性擴展 (ACE) 主端口，與 MSMC（多核共享存儲器控制器）相連接，可實現(xiàn)對 SRAM 和 DDR3 的低延遲訪問
  • 1 個 TMS320C66x 數(shù)字信號處理器 (DSP) 內(nèi)核子系統(tǒng) (C66x CorePac)，每個具有
    • 1.4GHz C66x 定點/浮點 DSP 內(nèi)核
      • 1.2GHz 時，定點運算速度達 38.4 GMacs/內(nèi)核
      • 1.2GHz 時，浮點運算速度達 19.2 GFlops/內(nèi)核
    • 存儲器
      • 每個 CorePac 具有 32K 字節(jié)的 L1P
      • 每個 CorePac 具有 32K 字節(jié)的 L1D
      • 每個 CorePac 具有 512K 字節(jié)的本地 L2
  • 多核共享存儲器控制器 (MSMC)
    • DSP CorePac 和 ARM CorePac 共享 2MB SRAM 存儲器
    • SRAM 和 DDR3_EMIF 的存儲器保護單元
  • 多核導航器
    • 具有隊列管理器的 8K 多用途硬件隊列
    • 1 個基于數(shù)據(jù)包的直接存儲器訪問 (DMA) 引擎，可實現(xiàn)零開銷傳輸
  • 網(wǎng)絡協(xié)處理器
    • 數(shù)據(jù)包加速器可支持
      • 傳輸面 IPsec，GTP-U，SCTP，PDCP
      • L2 用戶面 PDCP（RoHC、無線加密）
      • 每秒 1.5M 數(shù)據(jù)包速率下的線速吞吐量達 1Gbps
    • 安全加速器引擎可支持
      • IPSec、SRTP、3GPP 與 WiMAX 無線接口，以及 SSL/TLS 安全性、
      • ECB、CBC、CTR、F8、A5/3、CCM、GCM、HMAC、CMAC、GMAC、AES、DES、3DES、Kasumi、SNOW 3G、SHA-1、SHA-2（256 位散列）、MD5
      • 高達 6.4Gbps 的 IPSec 和 3Gbps 的空中加密
    • 以太網(wǎng)子系統(tǒng)
      • 8 個支持線速交換的串行千兆位介質(zhì)無關接口 (SGMII) 端口
      • 支持 IEEE1588 V2 (Annex D/E/F)
      • 內(nèi)核總?cè)肟?(Ingress)/出口 (Egress) 以太網(wǎng)帶寬高達 8Gbps
      • 音頻/視頻橋接 (802.1Qav/D6.0)
      • 服務質(zhì)量 (QOS) 能力
      • 差分服務代碼點 (DSCP) 優(yōu)先級映射
  • 外設
    • 2 個 PCIe Gen2 控制器，支持
      • 雙通道（每個控制器）
      • 高達 5Gbaud 的傳輸速率
    • 1 個 HyperLink
      • 支持連接到其他提供資源可擴展性的 KeyStone 架構(gòu)器件
      • 高達 50Gbaud 的傳輸速率
    • 10 千兆位以太網(wǎng) (10-GbE) 交換子系統(tǒng)
      • 2 個支持線速交換和 MACSec 的 SGMII/XFI 端口
      • 支持 IEEE1588 V2 (Annex D/E/F)
    • 1 個 72 位 DDR3/DDR3L 接口，在 DDR3 模式下的速度高達 1600MTPS
    • EMIF16 接口
    • 2 個 USB 2.0/3.0 控制器
    • USIM 接口
    • 2 個 UART 接口
    • 3 個 I2C 接口
    • 32 個通用輸入輸出 (GPIO) 引腳
    • 3 個串行外設接口 (SPI) 接口
    • 1 個 TSIP
      • 支持 1024 個 DS0
      • 支持雙通道，每個通道的速率可為 32.768/16.384/8.192Mbps
  • 系統(tǒng)資源
    • 3 個片上鎖相環(huán) (PLL)
    • SmartReflex 自動電壓調(diào)節(jié)
    • 信號量模塊
    • 13 個 64 位定時器
    • 5 個增強型直接存儲器訪問 (EDMA) 模塊
  • 商用溫度范圍：
    • 0oC 至 85oC
  • 擴展溫度范圍：
    • -40oC 至 100oC

應用范圍

  • 航空電子設備與國防
  • 通信
  • 工業(yè)自動化
  • 自動化和過程控制
  • 服務器
  • 企業(yè)網(wǎng)絡
  • 云計算基礎設施
中的第一段）

All trademarks are the property of their respective owners.

  • ARM Cortex-A15 MPCore CorePac
    • 多達 4 個 ARM Cortex-A15 處理器內(nèi)核，處理速度高達 1.4GHz
    • 所有 Cortex-A15 處理器內(nèi)核共享 4MB L2 緩存
    • 完全執(zhí)行 ARMv7-A 架構(gòu)指令集
    • 每個內(nèi)核具有 32KB L1 指令和數(shù)據(jù)緩存
    • AMBA 4.0 AXI 一致性擴展 (ACE) 主端口，與 MSMC（多核共享存儲器控制器）相連接，可實現(xiàn)對 SRAM 和 DDR3 的低延遲訪問
  • 1 個 TMS320C66x 數(shù)字信號處理器 (DSP) 內(nèi)核子系統(tǒng) (C66x CorePac)，每個具有
    • 1.4GHz C66x 定點/浮點 DSP 內(nèi)核
      • 1.2GHz 時，定點運算速度達 38.4 GMacs/內(nèi)核
      • 1.2GHz 時，浮點運算速度達 19.2 GFlops/內(nèi)核
    • 存儲器
      • 每個 CorePac 具有 32K 字節(jié)的 L1P
      • 每個 CorePac 具有 32K 字節(jié)的 L1D
      • 每個 CorePac 具有 512K 字節(jié)的本地 L2
  • 多核共享存儲器控制器 (MSMC)
    • DSP CorePac 和 ARM CorePac 共享 2MB SRAM 存儲器
    • SRAM 和 DDR3_EMIF 的存儲器保護單元
  • 多核導航器
    • 具有隊列管理器的 8K 多用途硬件隊列
    • 1 個基于數(shù)據(jù)包的直接存儲器訪問 (DMA) 引擎，可實現(xiàn)零開銷傳輸
  • 網(wǎng)絡協(xié)處理器
    • 數(shù)據(jù)包加速器可支持
      • 傳輸面 IPsec，GTP-U，SCTP，PDCP
      • L2 用戶面 PDCP（RoHC、無線加密）
      • 每秒 1.5M 數(shù)據(jù)包速率下的線速吞吐量達 1Gbps
    • 安全加速器引擎可支持
      • IPSec、SRTP、3GPP 與 WiMAX 無線接口，以及 SSL/TLS 安全性、
      • ECB、CBC、CTR、F8、A5/3、CCM、GCM、HMAC、CMAC、GMAC、AES、DES、3DES、Kasumi、SNOW 3G、SHA-1、SHA-2（256 位散列）、MD5
      • 高達 6.4Gbps 的 IPSec 和 3Gbps 的空中加密
    • 以太網(wǎng)子系統(tǒng)
      • 8 個支持線速交換的串行千兆位介質(zhì)無關接口 (SGMII) 端口
      • 支持 IEEE1588 V2 (Annex D/E/F)
      • 內(nèi)核總?cè)肟?(Ingress)/出口 (Egress) 以太網(wǎng)帶寬高達 8Gbps
      • 音頻/視頻橋接 (802.1Qav/D6.0)
      • 服務質(zhì)量 (QOS) 能力
      • 差分服務代碼點 (DSCP) 優(yōu)先級映射
  • 外設
    • 2 個 PCIe Gen2 控制器，支持
      • 雙通道（每個控制器）
      • 高達 5Gbaud 的傳輸速率
    • 1 個 HyperLink
      • 支持連接到其他提供資源可擴展性的 KeyStone 架構(gòu)器件
      • 高達 50Gbaud 的傳輸速率
    • 10 千兆位以太網(wǎng) (10-GbE) 交換子系統(tǒng)
      • 2 個支持線速交換和 MACSec 的 SGMII/XFI 端口
      • 支持 IEEE1588 V2 (Annex D/E/F)
    • 1 個 72 位 DDR3/DDR3L 接口，在 DDR3 模式下的速度高達 1600MTPS
    • EMIF16 接口
    • 2 個 USB 2.0/3.0 控制器
    • USIM 接口
    • 2 個 UART 接口
    • 3 個 I2C 接口
    • 32 個通用輸入輸出 (GPIO) 引腳
    • 3 個串行外設接口 (SPI) 接口
    • 1 個 TSIP
      • 支持 1024 個 DS0
      • 支持雙通道，每個通道的速率可為 32.768/16.384/8.192Mbps
  • 系統(tǒng)資源
    • 3 個片上鎖相環(huán) (PLL)
    • SmartReflex 自動電壓調(diào)節(jié)
    • 信號量模塊
    • 13 個 64 位定時器
    • 5 個增強型直接存儲器訪問 (EDMA) 模塊
  • 商用溫度范圍：
    • 0oC 至 85oC
  • 擴展溫度范圍：
    • -40oC 至 100oC

應用范圍

  • 航空電子設備與國防
  • 通信
  • 工業(yè)自動化
  • 自動化和過程控制
  • 服務器
  • 企業(yè)網(wǎng)絡
  • 云計算基礎設施
中的第一段）

All trademarks are the property of their respective owners.

66AK2E0x 是一款基于 TI 的 KeyStone II 多核 SoC 架構(gòu)的高性能器件，該器件集成了性能最優(yōu)的 Cortex-A15 處理器單核或四核 CorePac 以及 C66x DSP 內(nèi)核，可以高達 1.4GHz 的內(nèi)核速度運行。 TI 的 66AK2E0x 器件實現(xiàn)了一套易于使用的高性能、低功耗平臺，可供企業(yè)級網(wǎng)絡終端設備、數(shù)據(jù)中心網(wǎng)絡、航空電子設備和國防、醫(yī)療成像、測試和自動化等諸多應用領域的開發(fā)人員使用。

TI 的 KeyStone II 架構(gòu)提供了一套集成有 ARM CorePac、(Cortex-A15 處理器四核 CorePac）、C66x CorePac、網(wǎng)絡處理等各類子系統(tǒng)的可編程平臺，并且采用了基于隊列的通信系統(tǒng)，使得器件資源能夠高效且無縫地運作。 這種獨特的器件架構(gòu)中還包含一個 TeraNet 交換機，該交換機可將從可編程內(nèi)核到高速 IO 的各類系統(tǒng)元素廣泛融合，確保它們以最高效率持續(xù)運作。

TI 的 C66x 內(nèi)核在不影響處理器速度、尺寸或功耗的前提下，將定點和浮點計算能力同時融入到了處理器中，可謂開創(chuàng)了 DSP 技術的新紀元。 原始計算性能處于行業(yè)領先水平，在 1.2GHz 的工作頻率下，每個內(nèi)核能夠達到 38.4GMACS 和 19.2Gflops。 該內(nèi)核每個周期能夠執(zhí)行 8 次單精度浮點 MAC 運算，并且可執(zhí)行雙精度和混合精度運算，同時符合 IEEE754 標準。 對于定點運算，C66x 內(nèi)核的乘積累加 (MAC) 計算能力是 C64x+ 內(nèi)核的 4 倍。 C66x CorePac 新增了 90 條指令，主要針對浮點運算和面向向量數(shù)學的處理。 上述性能改進大大提升了常見 DSP 內(nèi)核在信號處理、數(shù)學運算和圖像采集功能方面的性能。 C66x 內(nèi)核代碼向后兼容 TI 的上一代 C6000 定點和浮點 DSP 內(nèi)核，確保了軟件的可移植性并縮短了軟件開發(fā)周期，以便將應用程序移植到更快的硬件中。

66AK2E0x KeyStone II 器件集成了大量的片上存儲器。 每個 Cortex-A15 處理器內(nèi)核均有 32KB 的 L1 數(shù)據(jù)緩存和 32KB 的 L1 指令緩存。 ARM CorePac 中多達 4 個 Cortex A15 內(nèi)核共享 4MB L2 緩存。 在 DSP CorePac 中，除了 32KB 的 L1 程序緩存和 32KB 的 L1 數(shù)據(jù)緩存，每個內(nèi)核還包含 512KB 的專用存儲器，該存儲器可配置為緩存或內(nèi)存映射的 RAM。 該器件還集成了 2MB 的多核共享存儲器 (MSMC)，可用作共享的 L3 SRAM。 所有 L2 和 MSMC 存儲器均包含錯誤檢測與錯誤校正功能。 該器件包含一個以 1600MTPS 傳輸速率運行的 64 位 DDR-3（72 位，支持 ECC）外部存儲器接口 (EMIF)，用于快速訪問外部存儲器。

該器件使得開發(fā)人員能夠使用多種開發(fā)和調(diào)試工具，其中包括 GNU GCC、GDB、開源 Linux 以及基于 Eclipse 的調(diào)試環(huán)境，該調(diào)試環(huán)境可通過包括 TI 業(yè)界領先的 IDE Code Composer Studio 在內(nèi)的各種 Eclipse 插件實現(xiàn)內(nèi)核和用戶空間調(diào)試。

66AK2E0x 是一款基于 TI 的 KeyStone II 多核 SoC 架構(gòu)的高性能器件，該器件集成了性能最優(yōu)的 Cortex-A15 處理器單核或四核 CorePac 以及 C66x DSP 內(nèi)核，可以高達 1.4GHz 的內(nèi)核速度運行。 TI 的 66AK2E0x 器件實現(xiàn)了一套易于使用的高性能、低功耗平臺，可供企業(yè)級網(wǎng)絡終端設備、數(shù)據(jù)中心網(wǎng)絡、航空電子設備和國防、醫(yī)療成像、測試和自動化等諸多應用領域的開發(fā)人員使用。

TI 的 KeyStone II 架構(gòu)提供了一套集成有 ARM CorePac、(Cortex-A15 處理器四核 CorePac）、C66x CorePac、網(wǎng)絡處理等各類子系統(tǒng)的可編程平臺，并且采用了基于隊列的通信系統(tǒng)，使得器件資源能夠高效且無縫地運作。 這種獨特的器件架構(gòu)中還包含一個 TeraNet 交換機，該交換機可將從可編程內(nèi)核到高速 IO 的各類系統(tǒng)元素廣泛融合，確保它們以最高效率持續(xù)運作。

TI 的 C66x 內(nèi)核在不影響處理器速度、尺寸或功耗的前提下，將定點和浮點計算能力同時融入到了處理器中，可謂開創(chuàng)了 DSP 技術的新紀元。 原始計算性能處于行業(yè)領先水平，在 1.2GHz 的工作頻率下，每個內(nèi)核能夠達到 38.4GMACS 和 19.2Gflops。 該內(nèi)核每個周期能夠執(zhí)行 8 次單精度浮點 MAC 運算，并且可執(zhí)行雙精度和混合精度運算，同時符合 IEEE754 標準。 對于定點運算，C66x 內(nèi)核的乘積累加 (MAC) 計算能力是 C64x+ 內(nèi)核的 4 倍。 C66x CorePac 新增了 90 條指令，主要針對浮點運算和面向向量數(shù)學的處理。 上述性能改進大大提升了常見 DSP 內(nèi)核在信號處理、數(shù)學運算和圖像采集功能方面的性能。 C66x 內(nèi)核代碼向后兼容 TI 的上一代 C6000 定點和浮點 DSP 內(nèi)核，確保了軟件的可移植性并縮短了軟件開發(fā)周期，以便將應用程序移植到更快的硬件中。

66AK2E0x KeyStone II 器件集成了大量的片上存儲器。 每個 Cortex-A15 處理器內(nèi)核均有 32KB 的 L1 數(shù)據(jù)緩存和 32KB 的 L1 指令緩存。 ARM CorePac 中多達 4 個 Cortex A15 內(nèi)核共享 4MB L2 緩存。 在 DSP CorePac 中，除了 32KB 的 L1 程序緩存和 32KB 的 L1 數(shù)據(jù)緩存，每個內(nèi)核還包含 512KB 的專用存儲器，該存儲器可配置為緩存或內(nèi)存映射的 RAM。 該器件還集成了 2MB 的多核共享存儲器 (MSMC)，可用作共享的 L3 SRAM。 所有 L2 和 MSMC 存儲器均包含錯誤檢測與錯誤校正功能。 該器件包含一個以 1600MTPS 傳輸速率運行的 64 位 DDR-3（72 位，支持 ECC）外部存儲器接口 (EMIF)，用于快速訪問外部存儲器。

該器件使得開發(fā)人員能夠使用多種開發(fā)和調(diào)試工具，其中包括 GNU GCC、GDB、開源 Linux 以及基于 Eclipse 的調(diào)試環(huán)境，該調(diào)試環(huán)境可通過包括 TI 業(yè)界領先的 IDE Code Composer Studio 在內(nèi)的各種 Eclipse 插件實現(xiàn)內(nèi)核和用戶空間調(diào)試。
下載 觀看帶字幕的視頻 視頻

技術文檔

star =有關此產(chǎn)品的 TI 精選熱門文檔
未找到結(jié)果。請清除搜索并重試。
查看全部 84
頂層文檔 類型 標題 格式選項 下載最新的英語版本 日期
* 數(shù)據(jù)表 66AK2E0x 多核DSP+ARM KeyStone II 片上系統(tǒng)(SoC) 數(shù)據(jù)表 (Rev. D) 英語版 (Rev.D) PDF | HTML 2015年 4月 8日
* 勘誤表 66AK2E05/02 KeyStone SoC Silicon Errata (Silicon Rev 1.0) (Rev. B) 2015年 8月 20日
用戶指南 ARM 優(yōu)化 C/C++ 編譯器 v20.2.0.LTS (Rev. W) PDF | HTML 英語版 (Rev.W) PDF | HTML 2023年 4月 13日
用戶指南 ARM 匯編語言工具 v20.2.0.LTS (Rev. Z) PDF | HTML 英語版 (Rev.Z) PDF | HTML 2023年 4月 13日
應用手冊 DDR3 Design Requirements for KeyStone Devices (Rev. D) PDF | HTML 2022年 7月 7日
應用手冊 KeyStone 錯誤檢測和校正 (Rev. A) PDF | HTML 英語版 (Rev.A) 2021年 8月 4日
應用手冊 如何將 CCS 3.x 工程遷移至最新的 Code Composer Studio? (CCS) (Rev. A) 英語版 (Rev.A) PDF | HTML 2021年 5月 19日
應用手冊 Using Arm ROM Bootloader on Keystone II Devices PDF | HTML 2019年 6月 4日
用戶指南 ARM Assembly Language Tools v19.6.0.STS User's Guide (Rev. X) 2019年 6月 3日
用戶指南 ARM Optimizing C/C++ Compiler v19.6.0.STS User's Guide (Rev. U) 2019年 6月 3日
應用手冊 Keystone Multicore Device Family Schematic Checklist PDF | HTML 2019年 5月 17日
應用手冊 KeyStone II DDR3 interface bring-up 2019年 3月 7日
用戶指南 ARM Assembly Language Tools v18.12.0.LTS User's Guide (Rev. W) 2018年 11月 19日
用戶指南 ARM Optimizing C/C++ Compiler v18.12.0.LTS User's Guide (Rev. T) 2018年 11月 19日
用戶指南 ARM Assembly Language Tools v18.1.0.LTS User's Guide (Rev. U) 2018年 1月 16日
用戶指南 ARM Optimizing C/C++ Compiler v18.1.0.LTS User's Guide (Rev. R) 2018年 1月 16日
白皮書 POWERLINK on TI Sitara Processors (Rev. A) 2018年 1月 10日
用戶指南 ARM Assembly Language Tools v17.9.0.STS User's Guide (Rev. T) 2017年 9月 30日
用戶指南 ARM Optimizing C/C++ Compiler v17.9.0.STS User's Guide (Rev. Q) 2017年 9月 30日
用戶指南 KeyStone II Architecture Universal Serial Bus 3.0 (USB 3.0) (Rev. A) 2017年 8月 21日
應用手冊 Thermal Design Guide for DSP and Arm Application Processors (Rev. B) 2017年 8月 14日
用戶指南 Phase-Locked Loop (PLL) for KeyStone Devices User's Guide (Rev. I) 2017年 7月 26日
用戶指南 ARM Assembly Language Tools v17.6.0.STS User's Guide (Rev. S) 2017年 6月 21日
用戶指南 ARM Optimizing C/C++ Compiler v17.6.0.STS User's Guide (Rev. P) 2017年 6月 21日
應用手冊 Power Consumption Summary for K2E System-on-Chip (SoC) Device Family 2017年 6月 14日
應用手冊 PCI Express (PCIe) Resource Wiki for Keystone Devices (Rev. A) 2017年 5月 19日
應用手冊 Processor SDK RTOS Audio Benchmark Starter Kit 2017年 4月 12日
應用手冊 Clocking Spreadsheet for K2E Device Family 2017年 1月 26日
用戶指南 Serializer/Deserializer (SerDes) for KeyStone II Devices User Guide (Rev. A) 2016年 7月 27日
應用手冊 Power Management of KS2 Device (Rev. C) 2016年 7月 15日
用戶指南 ARM Assembly Language Tools v16.9.0.LTS User's Guide (Rev. P) 2016年 4月 30日
用戶指南 ARM Optimizing C/C++ Compiler v16.9.0.LTS User's Guide (Rev. M) 2016年 4月 30日
應用手冊 SERDES Link Commissioning on KeyStone I and II Devices 2016年 4月 13日
應用手冊 TI DSP Benchmarking 2016年 1月 13日
應用手冊 Throughput Performance Guide for KeyStone II Devices (Rev. B) 2015年 12月 22日
應用手冊 Keystone II DDR3 Debug Guide 2015年 10月 16日
白皮書 Making your search SIMPLE, even when your ideas are complex 2015年 8月 10日
白皮書 Processing solutions for biometric systems 2015年 6月 30日
白皮書 Quality of service on Keystone II architecture 2015年 5月 7日
用戶指南 Enhanced Direct memory Access 3 (EDMA3) for KeyStone Devices User's Guide (Rev. B) 2015年 5月 6日
用戶指南 Gigabit Ethernet (GbE) Switch SS for K2E & K2L Devices User's Guide (Rev. A) 2015年 4月 28日
用戶指南 Multicore Navigator (CPPI) for KeyStone Architecture User's Guide (Rev. H) PDF | HTML 2015年 4月 9日
用戶指南 DDR3 Memory Controller for KeyStone II Devices User's Guide (Rev. C) 2015年 3月 27日
白皮書 Save power and costs with TI's K2E on-chip networking features 2015年 3月 25日
應用手冊 Keystone II DDR3 Initialization 2015年 1月 26日
用戶指南 ARM Assembly Language Tools v5.2 User's Guide (Rev. M) 2014年 11月 5日
用戶指南 ARM Optimizing C/C++ Compiler v5.2 User's Guide (Rev. J) 2014年 11月 5日
用戶指南 Power Sleep Controller (PSC) for KeyStone Devices User's Guide (Rev. C) 2014年 9月 4日
產(chǎn)品概述 66AK2Ex KeyStone Multicore DSP+ARM(R) System-on-Chips (Rev. A) 2014年 9月 3日
白皮書 KeyStone?-II-based processors: 10G Ethernet as an optical interface 2014年 8月 25日
用戶指南 Packet Accelerator 2 (PA2) for K2E and K2L Devices User's Guide 2014年 8月 19日
用戶指南 Security Accelerator 2 (SA2) for K2E and K2L Devices User's Guide 2014年 8月 19日
白皮書 Differentiating AM5K2E02 and AM5K2E04 SoCs from Alternate ARM? Cortex?-A15 Devic 2014年 8月 14日
用戶指南 Network Coprocessor (NETCP) for K2E and K2L Devices User's Guide 2014年 8月 13日
應用手冊 Hardware Design Guide for KeyStone II Devices 2014年 3月 24日
產(chǎn)品概述 The Case for 10G Ethernet in Embedded Processing 2013年 11月 13日
用戶指南 PCI Express (PCIe) for KeyStone Devices User's Guide (Rev. D) 2013年 9月 30日
用戶指南 Debug and Trace for KeyStone II Devices User's Guide 2013年 7月 26日
用戶指南 ARM Bootloader User Guide for KeyStone II Devices 2013年 7月 21日
用戶指南 DSP Bootloader for KeyStone Architecture User's Guide (Rev. C) 2013年 7月 15日
用戶指南 C66x CorePac User's Guide (Rev. C) 2013年 6月 28日
用戶指南 Memory Protection Unit (MPU) for KeyStone Devices User's Guide (Rev. A) 2013年 6月 28日
用戶指南 HyperLink for KeyStone Devices User's Guide (Rev. C) 2013年 5月 28日
用戶指南 10 Gigabit Ethernet Switch Subsystem User Guide for KeyStone II Devices 2013年 2月 8日
用戶指南 Multicore Shared Memory Controller (MSMC) User Guide for KeyStone II Devices 2012年 11月 12日
產(chǎn)品概述 Industrial Imaging: Applications of the K2H and K2E platforms 2012年 11月 9日
產(chǎn)品概述 Video Infrastructure - Applications of the K2E, K2H platforms 2012年 11月 9日
用戶指南 ARM CorePac User Guide for KeyStone II Devices 2012年 10月 31日
應用手冊 Multicore Programming Guide (Rev. B) 2012年 8月 29日
用戶指南 Serial Peripheral Interface (SPI) for KeyStone Devices User’s Guide (Rev. A) 2012年 3月 30日
用戶指南 Chip Interrupt Controller (CIC) for KeyStone Devices User's Guide (Rev. A) 2012年 3月 27日
用戶指南 64-Bit Timer (Timer64) for KeyStone Devices User's Guide (Rev. A) 2012年 3月 22日
應用手冊 PCIe Use Cases for KeyStone Devices 2011年 12月 13日
應用手冊 Introduction to TMS320C6000 DSP Optimization 2011年 10月 6日
用戶指南 Inter-Integrated Circuit (I2C) for KeyStone Devices User's Guide 2011年 9月 2日
用戶指南 External Memory Interface (EMIF16) for KeyStone Devices User's Guide (Rev. A) 2011年 5月 24日
白皮書 Software and Hardware Design Challenges Due to Dynamic Raw NAND Market 2011年 5月 19日
用戶指南 C66x CPU and Instruction Set Reference Guide 2010年 11月 9日
用戶指南 C66x DSP Cache User's Guide 2010年 11月 9日
應用手冊 Clocking Design Guide for KeyStone Devices 2010年 11月 9日
用戶指南 General-Purpose Input/Output (GPIO) forKeyStone Devices User's Guide 2010年 11月 9日
應用手冊 Optimizing Loops on the C66x DSP 2010年 11月 9日
用戶指南 Telecom Serial Interface Port (TSIP) for KeyStone Devices User's Guide 2010年 11月 9日
用戶指南 Universal Asynchronous Receiver/Transmitter (UART) for KeyStone Devices UG 2010年 11月 9日

訂購和質(zhì)量

包含信息：
  • RoHS
  • REACH
  • 器件標識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續(xù)可靠性監(jiān)測
包含信息：
  • 制造廠地點
  • 封裝廠地點

推薦產(chǎn)品可能包含與 TI 此產(chǎn)品相關的參數(shù)、評估模塊或參考設計。

支持和培訓

視頻