ZHCSVG8A October 2024 – June 2025 TPSI31P1-Q1
PRODUCTION DATA
TPSI31P1-Q1 為輸入 (VDDP) 和輸出電源（VDDM 和 VDDH）實(shí)現(xiàn)內(nèi)部 UVLO 保護(hù)功能。該器件將保持禁用狀態(tài)，直到 VDDP 超過其上升 UVLO 閾值。當(dāng) VDDP 電源電壓降至低于其下降閾值電壓時(shí)，無論 EN 狀態(tài)如何，器件都會(huì)嘗試發(fā)送數(shù)據(jù)信息以快速將 VDRV 置為低電平。這取決于 VDDP 損耗率。如果 VDDP 崩潰太快而無法發(fā)送信息，超時(shí)機(jī)制可確保 VDRV 在 tHL_VDRV_PD 內(nèi)被置為低電平。VDDP ULVO 事件會(huì)使 PGOOD 置為低電平。
VDDH 和 VDDM UVLO 電路分別監(jiān)測(cè) VDDH 和 VDDM 上的電壓。僅當(dāng)超過 VDDH 和 VDDM UVLO 上升閾值時(shí)，VDRV 才會(huì)被置為高電平。如果 VDDH 或 VDDM 低于各自的 UVLO 下降閾值，則 VDRV 立即被置為低電平。UVLO 保護(hù)塊具有遲滯功能，有助于提高電源的抗噪性。在導(dǎo)通和關(guān)斷期間，驅(qū)動(dòng)器會(huì)拉取和灌入峰值瞬態(tài)電流，從而使 VDDH 和 VDDM 電源產(chǎn)生壓降。UVLO 保護(hù)電路會(huì)忽略這些正常開關(guān)瞬態(tài)期間的相關(guān)噪聲。