ZHCSVG8A October 2024 – June 2025 TPSI31P1-Q1
PRODUCTION DATA
TPSI31P1-Q1 包含一個高電平有效芯片使能端 CE。當 CE 被置為高電平并且 VDDP 存在時,器件會進入其有效運行模式,從初級側到次級側進行功率傳輸。當 CE 被置為低電平且 VDDP 存在時,器件會進入待機狀態(tài),不會發(fā)生從初級側到次級側的功率傳輸,并且 VDRV 將被置為低電平。隨著時間的推移,VDDH 和 VDDM 會完全放電,具體取決于這些電源軌上的負載大小。