GPIO（引腳 16）是輸入/輸出數字引腳，但僅在多 PMIC 配置中使用輸入功能。在為單個 PMIC 配置時，此引腳用作 GPO（通用輸出），而在為多個器件配置時，此引腳用作 GPIO（通用輸入/輸出）。可以在寄存器字段 MULTI_DEVICE_ENABLE（地址 0x1F）中進行此配置。當為“多器件”進行配置時，GPIO 可以同步多個 TPS6521905-Q1 器件的上電和斷電序列，適用于需要額外電源軌的應用。GPIO 引腳用于指示每個 PMIC 的狀態，使它們始終處于相同的狀態和相同的序列時隙。在每個序列時隙開始時，所有 TPS6521905-Q1 PMIC 都將 GPIO 引腳驅動為低電平。序列時隙持續時間結束，且該時隙的所有電源軌都已達到 UV 閾值后，器件會釋放 GPIO 引腳。兩個器件都將 GPIO 引腳設置為高電平之后，它們一起進入下一個序列時隙。兩個 PMIC 始終處于相同的上電或斷電時隙，因此可以將每個 PMIC 的多個電源軌分配到相同的序列時隙。圖 6-11 展示了兩個 TPS6521905-Q1 器件共享同一輸入電源 (VSYS)、EN 引腳和 GPIO 以實現多 PMIC 運行的示例 PDN。

同步多個 TPS6521905-Q1 PMIC 時的要求

• 每個 PMIC 的 GPIO 必須連接在一起，共用同一個上拉電阻器。需要選擇適當的上拉電阻值，以便滿足 GPIO 線上的最大允許上升時間 t_{RISE_GPIO} 和電容要求，從而實現同步。
• EN/PB/VSENSE 引腳必須連接在一起，共用同一個外部 ON 請求。此引腳必須具有相同的配置（相同的引腳配置、抗尖峰脈沖、FSD）。
• 所有 TPS6521905-Q1 PMIC 必須共用同一個 VSYS 電源。
• 如果每個 TPS6521905-Q1 PMIC 連接到同一條 I2C 總線，則它們必須具有不同的 I2C 地址。第二個 PMIC 的 I2C 地址可以在寄存器字段 I2C_ADDRESS 中更改。更改地址之后，新值必須永久存儲到 NVM 中。有關編程說明，請參閱“NVM 編程”。

圖 6-12 展示了在執行上電序列之前，處于 INITIALIZE 狀態的兩個 PMIC 之間的同步。處于 INITIALIZE 狀態時，在接收到 ON 請求之前，器件會將 GPIO 保持為低電平。僅當收到 ON 請求時，才會釋放 GPIO。驅動 ON 請求的外部信號必須連接到兩個器件的 EN/PB/VSENSE 引腳。兩個器件都處于 INITIALIZE 狀態且這兩個器件都收到 ON 請求后，PMIC 就會繼續執行上電序列。即使兩個器件具有不同的內部啟動時間，這項技術也能確保兩個器件同時啟動上電序列。

圖 6-12 上電前同步

圖 6-13 展示了上電序列期間兩個 PMIC 之間的同步。兩個 PMIC 之間連接了一個開漏 GPIO，用作指示器，指明器件的序列時隙已完成。在每個序列時隙的開頭，兩個 PMIC 都會下拉此 GPIO。器件時隙計時器到期且該時隙的所有電源軌都達到 UV 閾值后，GPIO 釋放為高電平。當兩個 PMIC 都釋放了 GPIO 時，組合 GPIO 變為高電平。兩個器件都將 GPIO 引腳設置為高電平之后，兩個 PMIC 會進入下一個序列時隙。兩個 PMIC 總是同時處于相同的序列時隙中。

圖 6-13 上電序列期間的同步

圖 6-14 展示了從運行模式切換到待機模式時兩個 PMIC 之間的同步情況。在運行或待機模式下，GPIO 默認狀態為高電平。當器件想要更改狀態時，它會在特定的低電平持續時間內將 GPIO 設置為低電平。低電平持續時間決定了請求的類型。對于 STANDBY/ACTIVE 請求，GPIO 設置為低電平大約 38μs 至 52μs，對于 OFF 請求，設置為大約 180μs 至 243μs。通過選擇合適的時間，考慮到時鐘變化和相鄰請求之間的時間間隔，確保器件始終看到相同的狀態轉換。當 GPIO 為低電平時，器件會計算它保持低電平的時間。在 GPIO 上升沿，器件根據低電平持續時間開始狀態轉換。如果 GPIO 保持低電平的時間超過超時持續時間，則表示 GPIO 發生故障，器件轉換為 INITIALIZE 狀態。

圖 6-14 轉換到待機/OFF 請求/冷復位前同步

圖 6-15 展示了斷電序列期間兩個 PMIC 之間的同步。斷電序列以類似的方式運行。如果為電源軌啟用了有源放電，則序列時隙會延長，直至電源軌放電至低于 SCG 閾值，除非發生時隙超時或設置寄存器字段 BYPASS_RAILS_DISCHA RGED_CHECK。如果對當前時隙中的所有電源軌禁用放電，則實際時隙時間僅基于所選時隙持續時間。時隙持續時間結束且具有有源放電功能的電源軌放電后，器件會將 GPIO 設置為高電平。所有器件將 GPIO 始終為高電平之后，它們就會進入下一個斷電步驟。

圖 6-15 斷電序列期間的同步

圖 6-16 展示了兩個 PMIC 之間的超時同步。如果輸出電源軌發生故障，則不會釋放 GPIO。超時后，器件進入“超時同步”狀態，并等待 3ms，然后再將 GPIO 設置為高電平。組合 GPIO 變為高電平之后，兩個器件開始執行斷電序列。例如：如果 PMIC A 的 BUCK1 短路至 GND，則在時隙持續時間結束后，穩壓器不會達到 UV，并且不會釋放 GPIO。如果時隙 1 持續時間為 10ms，且 PMIC A 速度快 10%，則只需 9ms 就會超時。超時后，器件進入超時同步狀態，此時 GPIO 在 3ms 后設置為高電平。PMIC B 電源軌正常斜升，但由于 BUCK1 上出現故障，最初不會檢測到 PMIC A 的 GPIO 上出現高電平狀態。PMIC B 也會進入超時同步狀態，并在 3ms 后將 GPIO 設置為高電平。在 PMIC B 超時同步后，組合 GPIO 為高電平且兩個 PMIC 開始一起斷電。

圖 6-16 超時同步