ZHCSTA1A September 2023 – June 2024 TPS6521905-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 引腳配置和功能
- 5 規格
-
6 詳細說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3 特性說明
- 6.4 器件功能模式
- 6.5 多 PMIC 運行
- 6.6 NVM 編程
- 6.7 用戶寄存器
- 6.8 器件寄存器
- 7 應用和實施
- 8 器件和文檔支持
- 9 修訂歷史記錄
- 10機械、封裝和可訂購信息
6.3.2 下電時序
OFF 請求或關斷故障會觸發斷電序列。如果配置為 EN 或 VSENSE，則可以通過 EN/PB/VSENSE 上的下降沿觸發 OFF 請求；如果配置為 PB，則可以通過長按按鈕觸發 OFF 請求；也可以通過向 MFP_CTRL 寄存器中的 I2C_OFF_REQ 發送 I2C 命令指令來觸發 OFF 請求。該位會自我清除。
I2C 觸發關斷需要在 EN/PB/VSENSE 引腳上重新發出 ON 請求。在 EN 或 VSENSE 配置中，需要在 EN/PB/VSENSE 引腳上產生一個下降沿，接著是一個上升沿。EN 或 VSENSE 配置的下降沿抗尖峰脈沖時間 tDEGL_EN/VSENSE_I2C 短于由引腳觸發的關閉請求的抗尖峰脈沖時間（tDEGL_EN_Fall 和 tDEGL_VSENSE_Fall）。PB 配置的抗尖峰脈沖時間保持不變。
在許多情況下，斷電序列遵循與上電序列相反的順序。在某些應用中，需要同時關斷所有電源軌，電源軌之間沒有延遲，或者需要等待一段時間以確保電源軌放電。
斷電序列配置如下：
- 每個電源軌的時隙（即，在序列中的位置）以及 GPO1、GPO2、GPIO 和 nRSTOUT 使用相應的 *_SEQUENCE_SLOT 寄存器、上電序列的四個 MSB 和斷電序列的四個 LSB 來定義。
- 每個時隙的持續時間在 POWER_DOWN_SLOT_DURATION_x 寄存器中定義，可以配置為 0ms、1.5ms、3ms 或 10ms。總共可以配置 16 個時隙，如果需要支持更多電源軌，則允許序列跨越多個 TPS6521905-Q1 器件。
- 除了時隙持續時間外，除非在前一個電源軌上已禁用有源放電，否則前一個電源軌是否已經放電至 SCG 閾值以下也是斷電序列的一個限制因素。如果沒有發生這種情況，則暫停后續電源軌的斷電。為了在電源軌偏置或短路的情況下斷電，在前一個電源軌經過八倍的時隙持續時間（或者在時隙持續時間為 0ms 情況下達到 12ms）后，即使前一個電源軌未完全放電，關斷序列仍將繼續。
- 要繞過放電檢查，請將寄存器 GENERAL_CONFIG 中的 BYPASS_RAILS_DISCHARGED_CHECK 位設置為“1”。
默認情況下會啟用有源放電，而不基于 NVM。因此，如果需要，在每次 VSYS 下電上電后都需要禁用放電。在 RESET 或 OFF 請求期間，只要存在 VSYS，就不會復位放電配置。不過，在 INITIALIZE 狀態下以及在上電序列之前，無論設置如何，所有電源軌都會放電。
在斷電序列期間，除了未屏蔽的中斷位和 *_DISCHARGE_EN 位之外，不受 EEPROM 支持的位會復位。
下圖以 NVM-ID 0x01、版本 0x2 為例，展示了斷電序列：
圖 6-3 斷電時序（示例）在開始轉換到 INITIALIZE 狀態之后大約 80μs 內，無法訪問不受 NVM 支持的位。