ZHCSY57 April 2025 TPS1212-Q1
PRODUCTION DATA
| 引腳 | 類型(1) | 說明 | ||
|---|---|---|---|---|
| 名稱 | TPS12120-Q1 | TPS12121-Q1 | ||
|
EN/UVLO |
1 |
1 |
I |
EN/UVLO 輸入。 此引腳上的電壓高于 V(UVLOR) (1.2V) 即可實(shí)現(xiàn)正常運(yùn)行。如果 EN/UVLO 低于 V(UVLOF)，則柵極驅(qū)動器會被關(guān)斷。 強(qiáng)制此引腳低于 V(ENF) (0.3V) 會關(guān)斷器件，從而將靜態(tài)電流降低至約 1μA（典型值）。（可選）通過電阻分壓器連接到輸入電源以設(shè)置欠壓鎖定。 當(dāng) EN/UVLO 保持懸空時，100nA 的內(nèi)部下拉會將 EN/UVLO 拉至低電平并使器件保持關(guān)斷狀態(tài)。 |
|
LPM |
2 |
2 |
I |
模式控制輸入。 當(dāng)被驅(qū)動為高電平時，器件將進(jìn)入工作模式。當(dāng)被驅(qū)動為低電平時，器件將進(jìn)入低功耗模式。 如果不需要低功耗模式，可將 LPM 引腳連接到 EN/UVLO 引腳。 當(dāng) LPM 保持懸空時，100nA 的內(nèi)部下拉會將 LPM 拉至低電平。 |
|
INP |
3 |
3 |
I |
用于外部 FET 控制的輸入信號。 兼容 CMOS 的 GND 輸入基準(zhǔn)可設(shè)置 GATE 引腳的狀態(tài)。 INP 具有下拉至 GND 的 100nA 內(nèi)部弱下拉，可在 INP 保持懸空時使 GATE 保持拉至 SRC。 |
|
I_DIR |
4 |
4 |
I |
開漏 I_DIR 輸出。 當(dāng)流經(jīng) CS1+ 和 CS1– 的電流反向流動時，該引腳被器件置為低電平有效。 |
|
WAKE |
5 |
5 |
O |
開漏喚醒輸出。 當(dāng)器件進(jìn)入工作模式時（當(dāng) LPM 被驅(qū)動為高電平或當(dāng)發(fā)生負(fù)載喚醒事件時），器件會將此引腳置為低電平有效。 |
|
FLT |
6 |
6 |
O |
開漏故障輸出。 FLT 會在電荷泵 UVLO、主 FET SCP、I2t 計(jì)時器觸發(fā)和基于 NTC 的外部 FET 發(fā)生過熱故障期間變?yōu)榈碗娖健?/p> 在 I2t 引腳上的電壓達(dá)到故障閾值 2V 后，該引腳置為低電平有效。該引腳會指示主 FET 因過載狀況而即將關(guān)斷。該引腳在短路期間置為低電平有效，同時 GATE 關(guān)斷。 直到過流狀況和自動重試時間到期，FLT 引腳才不會進(jìn)入高阻抗?fàn)顟B(tài)。 |
|
TMR |
7 |
7 |
I |
過流故障后的自動重試或鎖存計(jì)時器輸入。 TMR 引腳與 GND 之間的電容器可設(shè)置重試期間的時間。保持開路可實(shí)現(xiàn)超快速設(shè)置。 連接 CTMR 上的電阻器（從 TMR 引腳到 GND）可實(shí)現(xiàn)閉鎖功能。 |
|
GND |
8 |
8 |
G | 將 GND 連接到系統(tǒng)地。 |
|
IMON |
9 |
9 |
O |
模擬雙向電流監(jiān)測器輸出。 該引腳通過外部電流檢測電阻 RSNS 提供按比例降低的電流。該引腳與 GND 之間的電阻可將電流成比例轉(zhuǎn)換為電壓。 如果不使用，請保持懸空，或者可以接地。 |
|
ITMPO |
10 |
10 |
O |
模擬溫度輸出。 模擬電壓反饋可提供與熱敏電阻溫度成比例的電壓。 如果不使用，請保持懸空。 |
|
IOC |
11 | — |
I |
過流檢測設(shè)置。 IOC 與 GND 之間的電阻器可以設(shè)置過流比較器閾值。也可以使用 MCU 從外部驅(qū)動 IOC 引腳。 |
|
N.C. | — |
11 | — |
無連接。 |
|
I2t |
12 | — |
O |
I2t 計(jì)時器輸入。 I2t 引腳與 GND 之間的電容器可設(shè)置過流時間 (tOC)。 |
|
N.C. | — |
12 | — |
無連接。 |
|
G |
13 |
13 |
O |
外部旁路 FET 的柵極。 100uA 峰值拉電流和 0.39A 灌電流容量。 連接到外部旁路 FET 的柵極。 |
|
BST |
14 |
14 |
O |
高側(cè)自舉電源。 可在此引腳和 SRC 之間連接一個最小值為 0.1μF 的外部電容器。此引腳上的電壓擺幅為 12V 至 (VIN + 12V)。 |
|
SRC |
15 |
15 |
O | 外部 FET 的源極連接。 |
|
GATE |
16 |
16 |
O |
高電流柵極驅(qū)動器上拉和下拉。 0.5A 峰值拉電流和 2A 灌電流容量。 該引腳會將 GATE 上拉至 BST 并下拉至 SRC。為了實(shí)現(xiàn)最快導(dǎo)通和關(guān)斷，請將該引腳直接連接到主路徑中外部高側(cè) MOSFET 的柵極。 |
|
TMP |
18 |
18 |
I |
溫度輸入。 與外部 NTC 熱敏電阻的模擬連接。 如果不使用此功能，請將 TMP 引腳直接連接到 VS |
|
CS1– |
19 |
19 |
I | 主路徑電流檢測負(fù)輸入。 將電阻 (RSETR) 放置在 CS1– 與外部電流檢測電阻之間，用于設(shè)置反向 IMON 增益。 |
|
CS1+ |
20 |
20 |
I |
主路徑電流檢測正輸入。 將電阻 (RSETF) 放置在 CS1+ 與外部電流檢測電阻之間，用于設(shè)置正向 IMON 增益。 如果不使用主 FET 電流檢測功能，請將 CS1+ 和 CS1– 連接到 VBATT。 |
|
ISCP |
21 |
21 |
I |
主路徑 SCP 檢測正輸入和短路檢測閾值設(shè)置。 如果不需要短路保護(hù)功能，請將 ISCP 連接到 CS1–。 |
|
VS |
22 |
22 |
P | 控制器的電源引腳。 |
|
CS2– |
23 |
23 |
I |
旁路路徑電流檢測負(fù)輸入。 |
|
DRN |
24 |
24 |
I |
主路徑 SCP 檢測負(fù)輸入。 如果不使用旁路路徑，請將 DRN+ 和 CS2– 一起連接到 RSNS 之后的 VBATT。 |
|
GND |
散熱焊盤 | — | — |
將外露散熱焊盤連接到 GND 平面。 |