ZHCST61G December 2010 – September 2025 TMP411-Q1 , TMP411D-Q1
PRODUCTION DATA
| 快速模式 | 高速模式 | 單位 | |||||
|---|---|---|---|---|---|---|---|
| 最小值 | 最大值 | 最小值 | 最大值 | ||||
| f(SCL) | SCL 運行頻率 | 0.001 | 0.4 | 0.001 | 3.4 | MHz | |
| t(BUF) | 停止條件和啟動條件之間的總線空閑時間 | 600 | 160 | ns | |||
| t(HDSTA) | 重復啟動條件后的保持時間。在此周期后，生成第一個時鐘。 | 100 | 100 | ns | |||
| t(SUSTA) | 重復啟動條件建立時間 | 100 | 100 | ns | |||
| t(SUSTO) | 停止條件建立時間 | 100 | 100 | ns | |||
| t(HDDAT) | 數據保持時間 | 0(1) | 0(2) | ns | |||
| t(SUDAT) | 數據設置時間 | TMP411-Q1（舊芯片） | 100 | 10 | ns | ||
| TMP411-Q1（新芯片） TMP411D-Q1 | 100 | 20 | |||||
| t(LOW) | SCL 時鐘低電平周期 | 1300 | 160 | ns | |||
| t(HIGH) | SCL 時鐘高電平周期 | 600 | 60 | ns | |||
| tF | 時鐘和數據下降時間 | 300 | 160 | ns | |||
| tR | 時鐘和數據上升時間 | 300 | 160 | ns | |||
| SCLK ≤ 100kHz | 1000 | ns | |||||