ZHCSLF3B June 2020 – August 2025 TLV740P
PRODUCTION DATA
封裝選項
機械數據 (封裝 | 引腳)
散熱焊盤機械數據 (封裝 | 引腳)
- DQN|4
訂購信息
6.3.5 壓降電壓
壓降電壓 (VDO) 被定義為在額定輸出電流 (IRATED) 下輸入電壓減去輸出電壓 (VIN – VOUT)，在這種情形下，導通晶體管完全導通。IRATED 是建議運行條件 表中列出的最大 IOUT。導通晶體管處于歐姆區域或三極管區域并充當開關。壓降電壓間接指定了一個最小輸入電壓，該電壓大于輸出電壓預計保持穩定的標稱編程輸出電壓。如果輸入電壓降至低于標稱輸出調節，輸出電壓也會下降。
對于 CMOS 穩壓器，壓降電壓由導通晶體管的漏源導通狀態電阻 (RDS(ON)) 決定。因此，如果線性穩壓器的工作電流小于額定電流，該電流的壓降電壓會相應地變化。以下公式用于計算器件的 RDS(ON)。
方程式 1. 