ZHCSP98B February 2022 – March 2023 TAS2780
PRODUCTION DATA
對于低于 3.4V 的 VBAT1S 電源，功率 FET 可以在更高的負載電流下進入飽和狀態，因此，連接到 PVDD 的 FET 進入熱失控狀態會導致器件損壞。
為了防止損壞，需要根據內部 SAR ADC 測得的 VBAT1S 電平來調整 OCP 限制。下表顯示了會調整 OCP 的閾值以及用于對這些閾值進行編程的寄存器設置。
檢測到 VBAT1S 電源電平低于 3.4V 之后，在對寄存器編程之前，器件需要置于軟件關斷模式或處于空閑模式。
| VBAT1S 范圍 | PVDD OCP 電平 | 簿/頁/寄存器 - 新設置 |
|---|---|---|
| VBAT1S ≥ 3.4V | 6.6A | 不適用 |
| 3.1V ≤ VBAT1S < 3.4V | 6A | B_0/P_0/R_6 - 01 |
| 2.9V ≤ VBAT1S < 3.1V | 5.3A | B_0/P_0/R_6 - 02 |
| 2.7V ≤ VBAT1S < 2.9V | 4.3A | B_0/P_FD/R_3A - 7D |
| B_0/P_FD/R_3B - 請參閱節 10.7 | ||
| B_0/P_FD/R_5C - C0 |
僅在 VBAT1S 由外部供電的電源模式下才需要對上述 OCP 閾值進行控制，同時，D 類輸出打開 PVDD（PWR_MODE0，PWR_MODE1）。