ZHCSY31B April 2025 – October 2025 LMK3H0102-Q1
PRODUCTION DATA
R9 如表 8-19 所示。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15:12 | OTP_ID | R/W |
0x3 (TV3) 0x1 (TV1) | 用于識別 OTP 配置的可配置字段。可在 I2C 模式下用作 4 位備用字段。該字段存儲在 EFUSE 中。 |
| 11:9 | SSC_CONFIG_SEL | R/W | 0x0 | SSC 調制配置。如果需要中心展頻調制，則需要自定義 SSC 配置。還提供四種預配置的向下展頻調制深度。任何其他調制深度都需要自定義 SSC 配置。該字段存儲在 EFUSE 中。 預配置的 SSC 選項專門用于 100MHz 時鐘輸出。對于其他輸出頻率，TI 建議創建自定義 SSC 配置。 0h：自定義 SSC 配置 - 有關創建自定義配置的詳細信息，請參閱展頻時鐘。 1h：–0.10% 預配置向下展頻。 2h：–0.25% 預配置向下展頻。 3h：–0.30% 預配置向下展頻。 4h：–0.50% 預配置向下展頻。 所有其他值：保留 |
| 8 | OUT_FMT_SRC_SEL | R/W | 0x0 | 強制 FMT_ADDR 引腳覆蓋 OTP 模式下的輸出格式寄存器設置。在 I2C 模式下，FMT_ADDR 引腳不會用于此目的。該字段存儲在 EFUSE 中。 0h：在 OTP 模式下選擇輸出格式時，FMT_ADDR 引腳被忽略。 1h：FMT_ADDR 引腳在 OTP 模式下會覆蓋寄存器設置。輸出格式為 LP-HCSL，端接電阻器阻值基于啟動時的 FMT_ADDR 引腳狀態。 |
| 7:4 | OUT1_LPHSCL_AMP_SEL | R/W | 0x6 | 使用 LP-HCSL 輸出格式時的 OUT1 輸出擺幅電平。該字段存儲在 EFUSE 中。 0h：625mV。 1h：647mV。 2h：668mV。 3h：690mV。 4h：712mV。 5h：733mV。 6h：755mV。 7h：777mV。 8h：798mV。 9h：820mV。 Ah：842mV。 Bh：863mV。 Ch：885mV。 Dh：907mV。 Eh：928mV。 Fh：950mV。 |
| 3:0 | OUT0_LPHSCL_AMP_SEL | R/W | 0x6 | 使用 LP-HCSL 輸出格式時的 OUT0 輸出擺幅電平。該字段存儲在 EFUSE 中。 0h：625mV。 1h：647mV。 2h：668mV。 3h：690mV。 4h：712mV。 5h：733mV。 6h：755mV。 7h：777mV。 8h：798mV。 9h：820mV。 Ah：842mV。 Bh：863mV。 Ch：885mV。 Dh：907mV。 Eh：928mV。 Fh：950mV。 |