4 引腳配置和功能

LMK3H0102-Q1 LMK3H0102-Q1 16 引腳 VQFN 頂視圖

圖 4-1 LMK3H0102-Q1 16 引腳 VQFN 頂視圖

表 4-1 引腳功能

引腳		類型⁽¹⁾	說明
名稱	編號	類型⁽¹⁾	說明
OUT0_P、	8	O	時鐘輸出 0。支持 LP-HCSL（85Ω 或 100Ω）、LVDS 或 1.8V/2.5V/3.3V LVCMOS。
OUT0_N	7	O	時鐘輸出 0。支持 LP-HCSL（85Ω 或 100Ω）、LVDS 或 1.8V/2.5V/3.3V LVCMOS。
OUT1_P	12	O	時鐘輸出 1。支持 LP-HCSL（85Ω 或 100Ω）、LVDS 或 1.8V/2.5V/3.3V LVCMOS。
OUT1_N	11	O	時鐘輸出 1。支持 LP-HCSL（85Ω 或 100Ω）、LVDS 或 1.8V/2.5V/3.3V LVCMOS。
REF_CTRL (REF_CLK)	15	I/O	多功能引腳。上電時，該引腳的狀態被鎖存以選擇引腳 2、引腳 3 和引腳 4 的功能。在上電之前，拉至低電平或保持懸空以啟用 I2C 模式，或者拉至高電平以啟用 OTP 模式。上電后，該引腳可以編程為額外的 LVCMOS 輸出 (REF_CLK)、高電平有效 CLK_READY 信號或禁用。有關更多詳細信息，請參閱 REF_CTRL 運行。該引腳具有一個 880kΩ 內部下拉電阻器。
OE	1	I	輸出使能。低電平有效。兩態邏輯輸入引腳。該引腳具有一個 75kΩ 內部下拉電阻器。該引腳既可以單獨控制 OUT0，也可以同時控制 OUT0 和 OUT1。有關更多詳細信息，請參閱輸出啟用。低電平/懸空：啟用 OUT0 和 OUT1 高電平：禁用 OUT0 和 OUT1
FMT_ADDR	2	I	多功能引腳。功能由 REF_CTRL（引腳 15）在上電時確定。有關更多詳細信息，請參閱 OTP 模式和 I2C 模式。該引腳具有一個 880kΩ 內部下拉電阻器。 I2C 模式：該引腳可以選擇 I2C 地址，可以用作 OUT1 的輸出使能，也可以不具有任何功能。 OTP 模式：該引腳可以設置輸出格式，可以用作 OUT1 的輸出使能，也可以不具有任何功能。
OTP_SEL0/SCL	3	I, I/O	多功能引腳。功能由 REF_CTRL（引腳 15）在上電時確定。有關詳細信息，請參閱 OTP 模式和 I2C 模式。 I2C 模式：這些引腳是 I2C 時鐘和數據接頭。 OTP 模式：這些引腳選擇 OTP 頁面。
OTP_SEL1/SDA	4	I, I/O
VDD	5、14、16	P	1.8V、2.5V 或 3.3V 器件電源。必須在盡可能靠近每個引腳的位置放置一個 0.1μF 電容器。對于 LMK3H0102T18，僅向該引腳提供 1.8V 電壓。
VDDO_0	10、13	P	1.8V、2.5V 或 3.3V OUT0 和 OUT1 電源。如果 VDD 為 1.8V 或 2.5V，則 VDDO 引腳的電壓必須與 VDD 相同。必須在盡可能靠近每個引腳的位置放置一個 0.1μF 電容器。使用雙電源時，請參閱上電時序了解正確的實現。
VDDO_1	13	P
GND	6、9	G	電氣 GND。這些引腳必須連接至 GND 以便器件正常運行。
DAP	17	G	熱 GND。DAP 未連接到器件內部的電氣 GND，僅可用于熱 GND。通過多個過孔連接到內部 GND 層。

(1) I = 輸入，O = 輸出，I/O = 輸入或輸出，G = 接地，P = 電源。