LMK00301 具有兩個(gè)通用輸入（CLKin0/CLKin0* 和 CLKin1/CLKin1*），可接受符合電氣特性 中規(guī)定輸入要求的交流耦合或直流耦合 3.3V 或 2.5V LVPECL、LVDS、CML、SSTL 及其他差分和單端信號(hào)。由于具有寬輸入共模電壓范圍 (V_CM) 和輸入電壓擺幅 (V_ID)/動(dòng)態(tài)范圍，該器件可以接受各種信號(hào)。對(duì)于 50% 占空比和直流平衡信號(hào)，還可以采用交流耦合將輸入信號(hào)移位到 V_CM 范圍內(nèi)。請(qǐng)參閱終止和使用時(shí)鐘驅(qū)動(dòng)器 以了解信號(hào)接口和端接技術(shù)。

為了實(shí)現(xiàn)可能的更佳相位噪聲和抖動(dòng)性能，輸入必須具有 3V/ns（差分）或更高的高壓擺率。以較低的壓擺率驅(qū)動(dòng)輸入可降低本底噪聲和抖動(dòng)。因此，TI 建議使用差分信號(hào)輸入而不是單端信號(hào)，因?yàn)檫@種信號(hào)輸入通常可提供更高的壓擺率和共模抑制。請(qǐng)參閱典型特性 部分中的本底噪聲與 CLKin 壓擺率間的關(guān)系 和 RMS 抖動(dòng)與 CLKin 壓擺率間的關(guān)系 圖。

雖然 TI 建議使用差分信號(hào)輸入來(lái)驅(qū)動(dòng) CLKin/CLKin* 對(duì)，但如果時(shí)鐘符合電氣特性 中列出的 CLKin 引腳的單端輸入規(guī)格，也可以使用單端時(shí)鐘來(lái)驅(qū)動(dòng)。對(duì)于較大的單端輸入信號(hào)（例如 3.3V 或 2.5V LVCMOS），需在輸入端附近放置一個(gè) 50Ω 負(fù)載電阻器，用于信號(hào)衰減以防止輸入過(guò)驅(qū)，以及用于線路端接以最大程度地減少反射。同樣，單端輸入壓擺率必須盡可能高，以更大限度地減少性能下降。CLKin 輸入的內(nèi)部偏置電壓約為 1.4V，因此輸入可以進(jìn)行交流耦合，如圖 9-2 所示。LVCMOS 驅(qū)動(dòng)器的輸出阻抗加上 Rs 必須接近 50Ω，以匹配傳輸線路和負(fù)載終端的特征阻抗。

圖 9-2 交流耦合單端 LVCMOS 輸入

單端時(shí)鐘也可以直流耦合到 CLKinX，如圖 9-3 所示。在 CLKinX 輸入端附近放置 50Ω 負(fù)載電阻，用于信號(hào)衰減和線路端接。由于驅(qū)動(dòng)器單端擺幅的一半 (V_O,PP/2) 驅(qū)動(dòng) CLKinX，因此 CLKinX* 必須從外部偏置到衰減輸入擺幅的中點(diǎn)電壓 ((V_O,PP/2) × 0.5)。外部偏置電壓必須在規(guī)定的輸入共模電壓 (V_CM) 范圍內(nèi)。這可以通過(guò)使用 kΩ 范圍內(nèi)的外部偏置電阻器（R_B1 和 R_B2）或另一個(gè)低噪聲電壓基準(zhǔn)來(lái)實(shí)現(xiàn)。這驗(yàn)證了輸入擺幅在輸入壓擺率最高點(diǎn)是否超過(guò)閾值電壓。

如果 CLKinX 輸入端采用 50Ω 負(fù)載直流端接時(shí)，LVCMOS 驅(qū)動(dòng)器無(wú)法實(shí)現(xiàn)足夠擺幅，如圖 9-3 所示，則可考慮通過(guò)電容器 (C_AC) 將 50Ω 負(fù)載端接至地。這種交流端接可阻斷驅(qū)動(dòng)器上的直流負(fù)載電流，因此輸入端電壓擺幅由源端（Ro+Rs）與 50Ω 負(fù)載電阻構(gòu)成的分壓電路決定。C_AC 的值取決于 50Ω 傳輸線路的布線延遲 Td；

圖 9-3 單端 LVCMOS 輸入，直流耦合并帶共模偏置

如果未使用晶體振蕩器電路，則可以使用單端外部時(shí)鐘驅(qū)動(dòng) OSCin 輸入，如圖 9-4 所示。輸入時(shí)鐘必須交流耦合到 OSCin 引腳（該引腳具有內(nèi)部生成的輸入偏置電壓），并且 OSCout 引腳必須保持懸空。雖然 OSCin 提供了一個(gè)多路復(fù)用外部時(shí)鐘的備用輸入，但 TI 建議使用任一通用輸入 (CLKinX)，因?yàn)檫@些輸入可提供更高的工作頻率、更好的共模和電源噪聲抑制，并在電源電壓和溫度變化范圍內(nèi)具有更優(yōu)的性能。

圖 9-4 使用單端輸入驅(qū)動(dòng) OSCin