ZHCSH72K September 2011 – October 2025 LMK00301
PRODUCTION DATA
輸入時鐘可從 CLKin0/CLKin0*、CLKin1/CLKin1* 或 OSCin 中選擇。時鐘輸入選擇通過 CLKin_SEL[1:0] 輸入控制，如表 8-1 所示。有關時鐘輸入要求，請參閱驅動時鐘輸入。選擇 CLKin0 或 CLKin1 后，晶體電路斷電。選擇 OSCin 后，晶體振蕩器電路啟動，并且時鐘將分配給所有輸出。有關更多信息，請參閱晶體接口。或者，OSCin 可以由單端時鐘（最高 250MHz）而不是晶體驅動。
| CLKin_SEL1 | CLKin_SEL0 | 所選輸入 |
|---|---|---|
| 0 | 0 | CLKin0, CLKin0* |
| 0 | 1 | CLKin1, CLKin1* |
| 1 | X | OSCin |
表 8-2 顯示選擇 CLKin0/CLKin0* 或 CLKin1/CLKin1* 時輸出邏輯狀態與輸入狀態間的關系。選擇 OSCin 時，輸出狀態是 OSCin 輸入狀態的反相復制。
| 所選 CLKin 的狀態 | 已使能輸出 的狀態 |
|---|---|
| CLKinX 和 CLKinX* 輸入懸空 | 邏輯低電平 |
| CLKinX 和 CLKinX* 輸入短接 | 邏輯低電平 |
| CLKin 邏輯低電平 | 邏輯低電平 |
| CLKin 邏輯高電平 | 邏輯高電平 |