ZHCSTP6 May 2024 LMG2650
ADVANCE INFORMATION
AUX UVLO 可阻止 INL 引腳導通低側 GaN 功率 FET,并在 AUX 電壓低于 AUX UVLO 電壓時阻止 INH 引腳導通高側 GaN 功率 FET。圖 7-3 展示了 AUX UVLO 阻止操作。AUX UVLO 電壓設置為高于 BST UVLO 電壓,因此高側 GaN 功率 FET 可在低側 GaN 功率 FET 工作時運行。AUX UVLO 電壓與 BST UVLO 電壓之間的電壓間隔,是為了考慮 AUX 電源對 BST 至 SW 電容的自舉充電不完整的工作條件。AUX UVLO 電壓遲滯可防止 UVLO 電壓跳閘點附近出現開關抖動。