ZHCSWW7B August 2024 – August 2025 LM5137-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 相關產(chǎn)品
- 5 引腳配置和功能
- 6 規(guī)格
-
7 詳細說明
- 7.1 概述
- 7.2 功能方框圖
- 7.3
特性說明
- 7.3.1 輸入電壓范圍 (VIN)
- 7.3.2 輔助電源穩(wěn)壓器（VCC、BIAS1/VOUT1、VDDA）
- 7.3.3 精密啟用端（EN1、EN2）
- 7.3.4 開關頻率 (RT)
- 7.3.5 脈沖頻率調(diào)制和同步 (PFM/SYNC)
- 7.3.6 同步輸出 (SYNCOUT)
- 7.3.7 雙隨機展頻 (DRSS)
- 7.3.8 可配置軟啟動 (RSS)
- 7.3.9 輸出電壓設定點（FB1、FB2）
- 7.3.10 誤差放大器和 PWM 比較器（FB1、FB2、COMP1、COMP2）
- 7.3.11 電感器電流檢測（ISNS1+、BIAS1/VOUT1、ISNS2+、VOUT2）
- 7.3.12 超短可控導通時間
- 7.3.13 100% 占空比性能
- 7.3.14 MOSFET 柵極驅(qū)動器（HO1、HO2、LO1、LO2）
- 7.3.15 輸出配置 (CNFG)
- 7.4 器件功能模式
- 8 應用和實施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RHA|36
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- RHA|36
訂購信息
8.4.2 布局示例
根據(jù) LM25137F-Q1-EVM5D3 設計，圖 8-30 展示了雙路輸出同步降壓穩(wěn)壓器的單面布局。該設計采用 PCB 的第 2 層作為頂層正下方的電源環(huán)路接地返回路徑，以構(gòu)成約 2mm2 的小面積開關電源環(huán)路。該環(huán)路面積必須盡可能小，以最大限度地減小電源環(huán)路寄生電感，從而減少開關節(jié)點電壓過沖和振鈴（并因此改善整體 EMI 特征）。另請參閱 LM25137F-Q1-EVM5D3 評估模塊和 LM5137F-Q1-EVM12V 評估模塊 EVM 用戶指南。
圖 8-30 PCB 頂層如圖 8-31 中所示，高頻電源環(huán)路電流從 MOSFET Q3 和 Q4，再經(jīng)過第 2 層上的電源接地平面，然后通過 0603 陶瓷電容器 C30 至 C33 流回至 VIN。垂直環(huán)路配置中沿相反流動的電流提供了場自相抵消效果，從而減少了寄生環(huán)路電感。圖 8-32 中的側(cè)視圖展示了在多層 PCB 結(jié)構(gòu)中構(gòu)成自相抵消的薄型環(huán)路這一概念。圖 8-31 中所示的第 2 層（GND 平面層）在 MOSFET 正下方提供了一個連接到 Q4 源極端子的緊密耦合電流返回路徑。
靠近每個高側(cè) MOSFET 的漏極并聯(lián)四個具有 0603 小型外殼尺寸的 10nF 輸入電容器。小尺寸電容器的低 ESL 和高自諧振頻率 (SRF) 可以帶來出色的高頻性能。這些電容器的負端子通過多個直徑為 12mil (0.3mm) 的過孔連接到第 2 層（GND 平面），從而進一步減少寄生電感。
本布局示例中使用的額外步驟包括：
- 使從功率 MOSFET 到電感器（對于每個通道）的 SW 連接具有盡可能小的銅面積，從而減少電容耦合和輻射 EMI。
- 將 IC 靠近功率 MOSFET 放置，并保持柵極驅(qū)動器跡線布放短且直接。將 HO 和 SW 跡線布線為差分對，并將 LO 跡線布置在接地平面的上方或下方。
- 對于敏感模擬元件，在 IC 附近形成一個模擬接地平面。在 IC 的裸片連接焊盤 (DAP) 上的單點連接 AGND 平面和 PGND 電源接地平面。
- 增加 BIAS1/VOUT1 跡線的寬度，以最小化與 VCC 偏置電流相關的電壓失調(diào)，如圖 8-33 所示。
圖 8-31 功率級元件布局
圖 8-33 PCB 內(nèi)層