ZHCSXL6 December 2024 DRV8351-SEP
PRODUCTION DATA
| 參數 | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| 電源(GVDD、BSTx) | ||||||
| IGVDD | GVDD 待機模式電流 | INHx = INLX = 0;VBSTx = VGVDD | 400 | 800 | 1500 | μA |
| GVDD 工作模式電流 | INHx = INLX =開關,20kHz;VBSTx = VGVDD;未連接 FET | 400 | 825 | 1500 | μA | |
| ILBSx | 自舉引腳漏電流 | VBSTx = VSHx = 40V;VGVDD = 0V | 2 | 7 | 13 | μA |
| ILBS_TRAN | 自舉引腳運行模式瞬態漏電流 | INHx = 開關,20kHz | 30 | 105 | 220 | μA |
| ILBS_DC | 自舉引腳運行模式靜態漏電流 | INHx = 高電平 | 30 | 85 | 150 | μA |
| ILSHx | 高側源極引腳漏電流 | INHx = INLX = 0;VBSTx - VSHx = 12V;VSHx = 0V 至 40V | 30 | 55 | 90 | μA |
| 邏輯電平輸入(INHx、INLx、MODE) | ||||||
| VIL | 輸入邏輯低電平電壓 | INLx、INHx 引腳 | 0.8 | V | ||
| VHYS | 輸入遲滯 | INLx、INHx 引腳 | 40 | 100 | 260 | mV |
| IIL_INLx | INLx 輸入邏輯低電平電流 | VPIN(引腳電壓)= 0V;INLx 處于同相模式 | -1 | 0 | 1 | μA |
| IIH_INLx | INLx 輸入邏輯高電平電流 | VPIN(引腳電壓)= 5V;INLx 處于同相模式 | 5 | 20 | 30 | μA |
| IIL | INHx 輸入邏輯低電平電流 | VPIN(引腳電壓)= 0V; | -1 | 0 | 1 | μA |
| IIH | INHx 輸入邏輯高電平電流 | VPIN(引腳電壓)= 5V; | 5 | 20 | 30 | μA |
| RPD_INHx | INHx 輸入下拉電阻 | 至 GND | 120 | 200 | 280 | kΩ |
| RPD_INLx | INLx 輸入下拉電阻 | 至 GND,INLx 處于同相模式 | 120 | 200 | 280 | kΩ |
| RPD_MODE | MODE 輸入下拉電阻 | 至 GND | 120 | 200 | 280 | kΩ |
| 柵極驅動器(GHx、GLx、SHx、SLx) | ||||||
| VGHx_LO | 高側柵極驅動低電平電壓 | IGLx = -100mA,VGVDD = 12V,未連接 FET | 0 | 0.15 | 0.35 | V |
| VGHx_HI | 高側柵極驅動高電平電壓 (VBSTx - VGHx) | IGHx = 100mA,VGVDD = 12V,未連接 FET | 0.3 | 0.6 | 1.2 | V |
| VGLx_LO | 低側柵極驅動低電平電壓 | IGLx = -100mA,VGVDD = 12V,未連接 FET | 0 | 0.15 | 0.35 | V |
| VGLx_HI | 低側柵極驅動高電平電壓 (VGVDD - VGHx) | IGHx = 100mA,VGVDD = 12V,未連接 FET | 0.3 | 0.6 | 1.2 | V |
| IDRIVEP_HS | 高側峰值柵極拉電流 | GHx-SHx = 12V | 400 | 750 | 1200 | mA |
| IDRIVEN_HS | 高側峰值柵極灌電流 | GHx-SHx = 0V | 850 | 1500 | 2100 | mA |
| IDRIVEP_LS | 低側峰值柵極拉電流 | GLx = 12V | 400 | 750 | 1200 | mA |
| IDRIVEN_LS | 低側峰值柵極灌電流 | GLx = 0V | 850 | 1500 | 2100 | mA |
| tPD | 輸入至輸出傳播延遲 | INHx,INLx 至 GHx,GLx;VGVDD = VBSTx - VSHx > 8V;SHx = 0V,GHx 和 GLx 上沒有負載 | 70 | 125 | 180 | ns |
| tPD_match | 每相位的匹配傳播延遲 | GHx 關閉至 GLx 開啟,GLx 關閉至 GHx 開啟;VGVDD = VBSTx - VSHx > 8V,SHx = 0V,GHx 和 GLx 上沒有負載 | -30 | ±4 | 30 | ns |
| tPD_match | 相間匹配傳播延遲 | GHx/GLx 開啟至 GHy/GLy 開啟,GHx/GLx 關閉至 GHy/GLy 關閉,VGVDD = VBSTx - VSHx > 8V,SHx = 0V,GHx 和 GLx 上沒有負載 | -30 | ±4 | 30 | ns |
| tR_GLx | GLx 上升時間(10% 至 90%) | CLOAD = 1000pF,VGVDD = VBSTx - VSHx > 8V,SHx = 0V | 10 | 24 | 50 | ns |
| tR_GHx | GHx 上升時間(10% 至 90%) | CLOAD = 1000pF,VGVDD = VBSTx - VSHx > 8V,SHx = 0V | 10 | 24 | 50 | ns |
| tF_GLx | GLx 下降時間(90% 至 10%) | CLOAD = 1000pF,VGVDD = VBSTx - VSHx > 8V,SHx = 0V | 5 | 12 | 30 | ns |
| tF_GHx | GHx 下降時間(90% 至 10%) | CLOAD = 1000pF,VGVDD = VBSTx - VSHx > 8V,SHx = 0V | 5 | 12 | 30 | ns |
| tDEAD | 柵極驅動死區時間 | 150 | 215 | 280 | ns | |
| tPW_MIN | INHx、INLx 上改變 GHx、GLx 輸出的最小輸入脈沖寬度 | 40 | 70 | 150 | ns | |
| 自舉二極管 | ||||||
| VBOOTD | 自舉二極管正向電壓 | IBOOT = 100μA | 0.45 | 0.7 | 0.85 | V |
| IBOOT = 100mA | 2 | 2.3 | 3.1 | V | ||
| RBOOTD | 自舉動態電阻 (ΔVBOOTD/ΔIBOOT) | IBOOT = 100mA 和 80mA | 11 | 15 | 25 | ? |
| 保護電路 | ||||||
| VGVDDUV | 柵極驅動器電源欠壓鎖定 (GVDDUV) | 電源上升 | 4.45 | 4.6 | 4.7 | V |
| 電源下降 | 4.2 | 4.35 | 4.4 | V | ||
| VGVDDUV_HYS | 柵極驅動器電源 UV 遲滯 | 上升至下降閾值 | 250 | 280 | 310 | mV |
| tGVDDUV | 柵極驅動器電源欠壓抗尖峰脈沖時間 | 5 | 10 | 13 | μs | |
| VBSTUV | 自舉欠壓鎖定 (VBSTx - VSHx) | 電源上升 | 3.6 | 4.2 | 4.8 | V |
| 自舉欠壓鎖定 (VBSTx - VSHx) | 電源下降 | 3.5 | 4 | 4.5 | V | |
| VBSTUV_HYS | 自舉 UV 遲滯 | 上升至下降閾值 | 200 | mV | ||
| tBSTUV | 自舉欠壓抗尖峰脈沖時間 | 6 | 10 | 22 | μs | |