ZHCSXL6 December 2024 DRV8351-SEP
PRODUCTION DATA
在 DRV8351-SEP 中,高側和低側輸入獨立運行,但有一個例外,即當高側和低側同時開啟時,以便防止發生跨導。當高側和低側輸入同時為邏輯高電平時,DRV8351-SEP 會關閉高側和低側輸出,以防止擊穿。
在 DRV8351D-SEP 中,會插入 200ns(典型值)的固定死區時間,以防止高側和低側柵極輸出同時導通。