ZHCSML8B June 2021 – August 2021 DRV8212
PRODUCTION DATA
| 參數 | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| 電源，DRL (VM) | ||||||
| IVM | VM 工作模式電流 | IN1 = 0V，IN2 = 3.3V | 6 | 11 | mA | |
| IVMQ | VM 睡眠模式電流 | INx = 0V，等待 tsleep 后，VVM = 5V， TJ = 27°C |
5 | 80 | nA | |
| tWAKE | 開通時間 | 睡眠模式到工作模式延遲 | 100 | μs | ||
| tAUTOSLEEP | 自動睡眠關閉時間 | 工作模式到自動睡眠模式延遲 | 0.9 | 2.6 | ms | |
| 電源， DSG（VM，VCC） | ||||||
| IVM | VM 工作模式電流 | IN1 = 0V，IN2 = 3.3V | 6 | 11 | mA | |
| IVMQ | VM 睡眠模式電流 | 睡眠模式，VVM = 5V，VVCC = 3.3V，TJ = 27°C | 1 | 82 | nA | |
| IVMQ_UV | VM 睡眠模式電流 | INx = 0V，VVM = 5V，VVCC < 0.35V，TJ = 27°C | 2 | 89 | nA | |
| IVCC | VCC 工作模式電流 | IN1 = 0V，IN2 = 3.3V | 0.21 | 11 | mA | |
| IVCCQ | VCC 睡眠模式電流 | 睡眠模式，VVM = 5V，VVCC = 3.3V，TJ = 27°C | 2.5 | nA | ||
| IVCCQ_UV | VCC 睡眠模式電流 | INx = 0V，VVM = 5V，VVCC < 0.35V，TJ = 27°C | 35 | nA | ||
| tWAKE | 開通時間 | 睡眠模式到工作模式延遲 | 100 | μs | ||
| tAUTOSLEEP | 自動睡眠關閉時間 | 工作模式到自動睡眠模式延遲 | 0.9 | 2.6 | ms | |
| 邏輯電平輸入 （INx，IN1/PH，IN2/EN） | ||||||
| VIL | 輸入邏輯低電壓 | 0 | 0.4 | V | ||
| VIH | 輸入邏輯高電壓 | 1.45 | 5.5 | V | ||
| VHYS | 輸入邏輯遲滯 | 49 | mV | |||
| IIL | 輸入邏輯低電流 | VI = 0V | -1 | 1 | μA | |
| IIH | 輸入邏輯高電平電流 | VI = 3.3 V | 20 | 50 | μA | |
| RPD | 輸入下拉電阻 | 至 GND | 100 | kΩ | ||
| 三電平輸入（MODE） | ||||||
| VTIL | 三電平輸入邏輯低電壓 | 0 | 0.22 × VVCC | V | ||
| VTIZ | 三電平輸入高阻態電壓 | 0.60 × VVCC | 0.675 × VVCC | V | ||
| VTIH | 三電平輸入邏輯高電壓 | 0.75 × VVCC | 5.5 | V | ||
| RTPD | 三電平下拉電阻 | 至 GND，睡眠模式 | 1 | MΩ | ||
| 至 GND，工作模式 | 130 | kΩ， | ||||
| RTPU | 三電平上拉電阻 | 至 VCC | 75 | kΩ | ||
| 驅動器輸出（OUTx） | ||||||
| RDS(on)_HS | 高側 MOSFET 導通電阻 | IO = 0.2 A | 140 | mΩ | ||
| RDS(on)_LS | 低側 MOSFET 導通電阻 | IO = -0.2 A | 140 | mΩ | ||
| VSD | 體二極管正向電壓 | IO = -1.5 A | 1 | V | ||
| tRISE | 輸出上升時間 | VOUTx 上升，從 VVM 的 10% 上升到 90% | 150 | ns | ||
| tFALL | 輸出下降時間 | VOUTx 下降，從 VVM 的 90% 下降到 10% | 150 | ns | ||
| tPD | 輸入至輸出傳播延遲 | 輸入超過 0.8V 至 VOUTx = 0.1×VVM，IO = 1A | 135 | ns | ||
| tDEAD | 輸出死區時間 | 內部死區時間 | 500 | ns | ||
| IOUT | 流入 OUTx 的泄漏電流 | OUTx 為高阻態，RL = 20Ω 至 VM | 186 | μA | ||
| OUTx 為高阻態，RL = 20Ω 至 GND | -3 | nA | ||||
| 保護電路 | ||||||
| VUVLO,VM | VM 電源欠壓鎖定（UVLO），DRL | 電源上升 | 1.65 | V | ||
| 電源下降 | 1.30 | V | ||||
| VUVLO,VCC | VCC 電源欠壓鎖定（UVLO）, DSG | 電源上升 | 1.65 | V | ||
| 電源下降 | 1.30 | V | ||||
| VUVLO_HYS | 電源 UVLO 遲滯 | 上升至下降閾值 | 80 | mV | ||
| tUVLO | 電源欠壓抗尖峰脈沖時間 | VVM 下降（DRL） 或 VVCC 下降 （DSG）)至 OUTx 禁用 | 3.8 | μs | ||
| IOCP | 過流保護跳閘點 | 4 | A | |||
| tOCP | 過流保護抗尖峰脈沖時間 | 4.2 | μs | |||
| tRETRY | 過流保護重試時間 | 1.7 | ms | |||
| TTSD | 熱關斷溫度 | 153 | 193 | °C | ||
| THYS | 熱關斷滯后 | 22 | °C | |||