ZHCSML8B June 2021 – August 2021 DRV8212
PRODUCTION DATA
- 1 特性
- 2 應用
- 3 說明
- 4 修訂歷史記錄
- 5 器件比較
- 6 引腳配置和功能
- 7 規格
- 8 詳細說明
- 9 應用和實施
- 10電源建議
- 11布局
- 12器件和文檔支持
- 13機械、封裝和可訂購信息
封裝選項
機械數據 (封裝 | 引腳)
散熱焊盤機械數據 (封裝 | 引腳)
- DSG|8
訂購信息
9.2.2.2.3 低功耗運行
將 VCC 設為 0V 會使 DRV8212 在半橋模式下睡眠。Topic Link Label8.4.2 詳細介紹了如何進入低功耗睡眠模式。進入睡眠模式時，TI 建議將所有輸入設置為邏輯低電平，以最大限度地降低系統功耗。要在半橋模式下喚醒 DRV8212，請將 VCC 置于高電平，然后設置 IN1 或 IN2 在保持高電平超過 tWAKE 之后，再返回低電平或發送 PWM 信號。圖 9-19和圖 9-20 顯示了此喚醒過程。
由于 VCC 引腳上有去耦電容，TI 建議在控制器的 GPIO 引腳和 VCC 引腳之間添加一個電阻，如圖 9-9、圖 9-10 和圖 9-11 中所示。該電阻的目的是在切換 GPIO 引腳時保護 GPIO 引腳免受來自電容器的大電流的影響。但是，該電阻器的大小必須適當，以便工作電流 IVCC 流入 VCC 引腳。表 9-3顯示了 RLIMIT 電阻器的設計考量。VOL 為邏輯低電平時的 GPIO 電壓，VOH 為邏輯高電平時的 GPIO 電壓，IOL 為 GPIO 可以吸收的最大電流。控制器數據表應為 GPIO 引腳指定 VOL、VOH 和 IOL。
| 設計考量 | 方程 | 示例 |
|---|---|---|
| 保護 GPIO 引腳所需的最小電阻。在這里，VCap 是 GPIO 引腳從高電平切換到低電平時電容上的電壓。為了簡化計算并假設存在最壞情況，假設 VCap 等于控制器電源電壓 VMCU。有關示例電路，請參閱圖 9-12。 | RLimit ≥ (VCap - VOL)/IOL | RLimit ≥ (3.3V - 0.3V)/50mA = 60Ω |
| 保持 VCC 引腳電壓足夠高，以免器件進入欠壓鎖定狀態。有關示例電路，請參閱圖 9-13。 | VOH - (IVCC × RLimit) = VVCC ≥ 1.65V | 3.0V - (11mA × 60Ω) = 2.34V ≥ 1.65V |
如果指定的 GPIO 電流太小，還有一些其他方法可以讓器件進入睡眠狀態。一種方法是并聯多個 GPIO 以提供適當的電流。第二種方法是設置 MODE = IN1 = IN2 = 0，以使器件進入自動睡眠狀態。這將要求控制 MODE 的 GPIO 引腳在工作期間配置為輸入，在睡眠期間配置為輸出低電平。第三種方法是在電源和 VCC 引腳之間放置一個 GPIO 控制的晶體管，如圖 9-14 中所示。
圖 9-14 帶晶體管的 GPIO為了最大限度地減少流入 OUTx 引腳的泄漏電流（尤其是在電池供電的應用中），請將負載從 OUTx 連接到 GND。如前所述，也可以將負載從 OUTx 連接到 VM，但當其被禁用時可能會有少許漏電流流入 OUTx。如果負載以 H 橋配置連接，預計不會出現泄漏電流。