ZHCSML8B June 2021 – August 2021 DRV8212
PRODUCTION DATA
當(dāng) MODE 引腳懸空（高阻態(tài)）時(shí)，DSG 型號會選擇半橋控制模式。此模式允許直接控制每個(gè)半橋來支持高側(cè)慢速衰減（或制動(dòng)），驅(qū)動(dòng)兩個(gè)獨(dú)立的負(fù)載，或并聯(lián)輸出來提高單個(gè)負(fù)載的電流能力。表 8-5 顯示了獨(dú)立半橋模式的真值表。如果 MODE 引腳連接到微控制器的 GPIO 引腳，通過將 GPIO 引腳設(shè)置為輸入，微控制器可以實(shí)現(xiàn)高阻抗?fàn)顟B(tài)。使用半橋模式時(shí)，通過將 MODE、IN1 和 IN2 引腳設(shè)為邏輯低電平，器件可進(jìn)入睡眠模式。需要將控制 MODE 引腳的 GPIO重新配置為邏輯低電平輸出。或者，在某些情況下，VCC 引腳可通過 GPIO 提供，以使設(shè)備進(jìn)入睡眠狀態(tài)。更多詳細(xì)信息，請參閱 Topic Link Label8.4.2。
| VCC | MODE | IN1 | IN2 | OUT1 | OUT2 | 說明 |
|---|---|---|---|---|---|---|
| 0V | X | X | X | 高阻態(tài) | 高阻態(tài) | 低功耗睡眠模式 |
| 1.65-5.5 V | 0 | 0 | 0 | 高阻態(tài) | 高阻態(tài) | H 橋禁用/低功耗自動(dòng)睡眠模式 |
| 1.65-5.5 V | Hi-Z | 0 | X | L | X | OUT1 低側(cè)導(dǎo)通 |
| 1.65-5.5 V | Hi-Z | 1 | X | H | X | OUT1 高側(cè)導(dǎo)通 |
| 1.65-5.5 V | 高阻態(tài) | X | 0 | X | L | OUT2 低側(cè)導(dǎo)通 |
| 1.65-5.5 V | 高阻態(tài) | X | 1 | X | H | OUT2 高側(cè)導(dǎo)通 |