ZHCUD74 July 2025 ADC34RF72
3.5 對(duì) ADC 進(jìn)行編程
為了進(jìn)行編程，ADC3xRF72 配備一個(gè) GUI，允許用戶將 EVM 配置為所需的運(yùn)行模式。在 ti.com 上的 EVM 產(chǎn)品頁(yè)面可以找到該 GUI。啟動(dòng) GUI。
圖 3-3 不支持 Sim 模式如果 ADC EVM 成功連接到 GUI，則如圖 3-4 所示。GUI 預(yù)設(shè)為采樣頻率 = 1.5GHz 的默認(rèn)配置，并繞過(guò)所有內(nèi)部數(shù)字信號(hào)處理。如果按照節(jié) 5 中所述配置硬件，則用戶只需單擊“編程 ADC”，GUI 即會(huì)對(duì) ADC、FPGA 進(jìn)行編程，并嘗試初始化 FPGA 鏈路，以便開(kāi)始采集數(shù)據(jù)。可以在下面的消息控制臺(tái)中監(jiān)控進(jìn)度。如果 ADC 成功編程，控制臺(tái)中會(huì)顯示消息“ADC 編程成功！”。現(xiàn)在，GUI 開(kāi)始對(duì) FPGA 進(jìn)行編程，您可以在消息控制臺(tái)中看到調(diào)試消息，但也可以在 GUI 的 FPGA 選項(xiàng)卡中監(jiān)控進(jìn)度。如果 FPGA 成功編程且鏈路成功初始化，則 FPGA 選項(xiàng)卡中會(huì)顯示以下?tīng)顟B(tài)。如果沒(méi)有，請(qǐng)參閱節(jié) 4獲得進(jìn)一步支持。
圖 3-4 EVM GUI 編程 ADC
圖 3-5 ADC GUI FPGA如果狀態(tài)與圖中所示狀態(tài)匹配，則可以在 HSDC Pro 中采集數(shù)據(jù)并繪制該數(shù)據(jù)。為此，請(qǐng)按下 ADC GUI 中的“采集數(shù)據(jù)”按鈕。生成的數(shù)據(jù)可以在 HSDC Pro 中看到，如圖 3-6 所示。
圖 3-6 FFT 輸出頻譜示例