| 一般問題 |
- 驗證節 2一節中所示的測試設置并重復“ADC EVM 快速啟動”一節以驗證基本功能。
- 檢查 ADC EVM 和 TI 采集卡的電源。如果 ADC EVM 上的電源正常 LED 未亮起，則可能存在電源問題。
- 檢查信號和時鐘連接
- 確保 FMC 連接器已牢固固定
|
| TI 采集卡在 GSPS FPGA Server 應用程序中無法連接 |
- 確保按照節 2.6一節中的所有步驟設置第三方軟件
- 確保 Digilent JTAG 軟件狗已正確連接。
- 使用 FT_Prog 搜索已連接的 USB 器件，并確保正確找到“Digilent USB 器件”。如果最初未找到，請斷開軟件狗與電路板的連接，重新插入 micro USB 電纜，然后進行搜索。
- 如果問題仍然存在，請啟動命令提示符并輸入命令“xsdb”以啟動 Xilinx 調試服務器。如果命令提示符返回錯誤“xsdb”未被識別為內部或外部命令可運行的程序或批處理文件，則很可能環境變量未正確設置。
- 如果 xsdb 正確啟動，則依次輸入命令“connect”和“targets”。成功完成這些命令后，命令提示符將顯示 xcku5p 作為目標之一。
- 如果 GSPS FPGA Server 中的電路板連接仍然失敗，請卸載并重新安裝該應用程序
|
| ADC EVM 無法在 GUI 中連接 |
- 驗證 USB 電纜和子卡是否已牢固連接。
- 使用 FT_Prog 驗證是否已找到 ADC FTDI 句柄且匹配以下“ADC3xRF72EVM_RevA”
|
| ADC EVM 編程失敗 |
- 確保 ADC 的器件時鐘具有足夠的 EVM 功率 (9dBm)，并且頻率與 GUI 中編程的頻率相匹配。
- 確保所有跳線均位于默認位置。特別注意跳線 J24 是否已安裝，因為此跳線控制 ADC 的 SPI 編程信號是來自 PC（通過 USB）還是 FPGA（通過 JTAG）。
- 檢查 resetb 信號是否保持低電平。使用萬用表探頭測量 GPIO 接頭上的 RSTb 信號。此信號讀數約為 1.8V，表示 ADC 未處于復位狀態。如果不是這種情況，則 EVM 可能已損壞或破裂。
|
| ADC 鏈路無法建立 |
- 在 ADC EVM GUI 的 FPGA 選項卡中，有多個 LED 用于指示 FPGA 狀態。請參閱此選項卡以及下面相應的表條目。
|
| FPGA 連接 LED 未亮起 |
請參閱上面的表 條目“TI 采集卡在 GSPS FPGA Server 應用程序中無法連接” |
| FPGA 編程的 LED 未亮起 |
- 驗證電源是否滿足 6V，5A 的標準。對 FPGA 進行編程是 FPGA 電流消耗最高的操作之一。檢查在此期間電源是否未達到其電流合規性要求。
|
| FPGA PLL 未鎖定 |
- 驗證 EVM 硬件是否已如節 2.7中所示設置，EVM 的參考時鐘是否至少為 9dBm，以及頻率是否與 GUI 中為 ADC 采樣頻率選擇的頻率相匹配。
- 驗證 ADC 時鐘和基準時鐘是否彼此鎖相。
- 使用示波器探頭測量電阻器 R62，確保頻率與 ADC EVM GUI 中“啟動 > JESD”選項卡“FPGA 參考時鐘”框中所示的頻率相匹配。
|
| ADC 通道未鎖定 |
- 驗證 GSPS FPGA Server 中的編程 JESD 參數是否與 ADC EVM GUI 中“啟動 > JESD”選項卡所示的參數相匹配。
- 使用探頭測量電阻器 R204，確保存在 ADC SYSREF 信號，并且與“啟動 > JESD”選項卡“SYSREF”框中所示的頻率相匹配。
- 確保未安裝跳線 J38，這可驗證 SYSREF 信號來自板載 LMK 而不是 smp 連接器。
|
| ADC 通道鎖定但釋放延遲卡在零位 |
- 使用探頭測量電阻器 R204，確保存在 ADC SYSREF 信號，并且與“啟動 > JESD”選項卡“SYSREF”框中所示的頻率相匹配。
- 確保跳線 J38 未安裝，這可確保 SYSREF 信號來自板載 LMK 而不是 smp 連接器。
- 確保跳線 J27 和 J26 已安裝、跳線 J25 未安裝且 SW2 處于“UP”位置。
|
| ADC 通道緩沖器溢出 |
- 使用探頭測量電阻器 R204，確保存在 ADC SYSREF 信號，并且與“啟動 > JESD”選項卡“SYSREF”框中所示的頻率相匹配。
- 確保跳線 J38 未安裝。這可驗證 SYSREF 信號來自板載 LMK 而不是 smp 連接器。
- 驗證 ADC 時鐘和基準時鐘是否彼此鎖相。
|
| 性能欠佳 |
- 驗證時鐘和 ADC 輸入的信號質量，因為這些因素直接限制 ADC 性能。
- 確保 ADC 時鐘和任何輸入均使用帶通濾波器。
|